2.1 数制与编码 2.1.1 进位计数制及其相互转换 1.进位计数系统 (1)二进制:基数为2，位权为 ， 为所在位数 (2)八进制:基数为8，二进制三位数变为一组 (3)16进制:4位二进制对应16进制 2.不同进制之间的相互转换 (1)2进制转化为8进制或16进制:以小数点为界，将每3位(或4位)转化为8进制(或16进制)；8进制或16进制转化为2进制:将每个进制转化为3位2进制(或4位)；16进制转化为8进制，可以先将16进制转化为2进制，再将2进制转化为8进制 (2)任意进制转化为10进制:将任意进制数字乘以其权值，再加乘积 (3)10进制转化为任意进制:采用基数乘除法，对于整数部分除基数取余(第一个获得的余数最低，商为0结束)，对于小数部分乘基数取整(第一个获得的整数最高) 注意：B(2)、O(8)、D(10)、H(16) 并非每个十进制小数都能表示为二进制小数，如0.但任何二进制小数都可以表示为十进制小数 2.1.2 真值和机器数 符号和值一起编码，0表示正，1表示负，这样的数字叫机器数 2.1.3 BCD码 二进制编码的十进制数通常用四位二进制数来表示一位十进制数的0~9这10个数字，剩下的6个状态是冗余状态 (1)8421码：有权码， ，若两个数相加大于等于1010(即10)，则应加6修正，并进入高位 2.1.4 字符与字符串 1.字符编码ASCII码：7位二进制数，0_{31是控制字符，127是控制字符DEL，32是空格，32}126是可印字符，48_57是数字09，65_90是AZ，97_122是az 2.汉字的表示和编码两个字节表示，包括汉字输入编码、汉字内码、汉字形码 2.字符串的存放：每个字节存储一个字符，在同一个主存字中，从低位字节向高位字节存放字符串内容称为小端模式，反之为大端模式 2.1.5 校准码(检错纠错码) 添加一些冗余代码来纠正错误；任何两个合法词之间最小变化的二进制位数称为数据验证码的代码距离，代码距离不小于2，具有检错能力，检错能力大于等于纠错能力 1.奇偶校准码：在原始代码的基础上添加一个校准位置。代码距离等于2。检测错误（或奇数位错误），但不能确定错误位置或偶数位错误。奇数校准码：整个校准码中的一个数为奇数；偶数校准码：整个校准码中的一个数为偶数。常用于检查存储数据或传输数据 注:如果采用偶校验，收到的数据为10101001，则无错误或偶数位错 2.海明校验码：可发现错位，还可指出错位； ， ，也就是说，码距L越大，检错位数D越大，纠错位数C越大；检测错误时间 ：n对于有效信息的位数，k对于验证位数，如果要检测两位错误，则相应k 1 3.循环冗余校准码（CRC）：大量数据传输使用；K位信息码后拼接R位校验码，整个编码长度为N位；步骤:(1)将要传输的K位信息码左移R(生成多项式最高次幂)位(2)与生成多项式模2除法，生成R位校验码(余数) 模2除法:(1)用除数对被除数最高位置进行模2减法(异或)，不借位(2)除数右移一位。如果余数最高位置为1，商家为1，余数模2减。如果最高位置为0，商家为0，除数继续向右移动一个(3)循环，直到余数位数小于除数。 纠错检错：接收端接收CRC代码，生成多项模型除法，若余数为0，则码字无错，若余数为010，则说明 出错，取反即可 注：大量数据传送检验用CRC 2.2 定点数的表示与运算 2.2.1 定点数的表示 1.无符号数和有符号数的表示 2.机器数的定点表示：机器数中小数点的位置固定不变，将小数点固定在最高位之前（定点小数）或固定在最低位之后（定点整数） （1）定点小数：纯小数，符号位之后，数值之前， ，当 ，X表示最大正数= ，当 ，X表示最小负数= （2）定点整数：与定点小数类似 3.原码、补码、反码、移码 （1）原码表示：用机器数的最高位表示该数的符号；若机器字长为n+1，纯小数原码范围 ，纯整数范围 ； （2）补码表示：加减法统一采用加法；若机器字长n+1，纯小数范围 ，纯整数范围 ；真值0的补码表示唯一；变形补码（模4补码）双符号位00表示正，11表示负 （3）反码表示：字长为n+1，纯小数范围 ，纯整数范围为 ， 补充： 与 相互转化时，符号位取反，数值为取反加1 （4）移码表示：表示浮点数的阶码，只能表示整数；就是在真值X上加一个常数（偏置值），通常这个值取 ；机器字长为n+1， ；0表示唯一，移码和补码仅差一个符号位，移码全为0时，真值最小 ，移码全为1时，最大值 ，移码大真值就大 2.2.2 定点数的运算 1.移位运算 （1）算术移位（有符号数）：不管正负数移位后符号位保持不变 码制 添补代码 正数 原、反、补 0 负数 原 0 反 1 补 左移添0 右移添1 （2）逻辑移位（无符号数）：逻辑左移时，高位移丢，低位添0，逻辑右移时，低位移丢，高位添0 （3）循环移位：带进位标志位CF的循环移位（大循环）和不带进位标志位CF的循环移位（小循环）；特点是移出的数位又被移入数据之中；适合将低字节数据和高字节数据互换 注：不带进位位的循环左移将最高位进入最低位和标志寄存器位 2.原码定点数的加减法运算：运算时注意机器字长，当左边溢出时，将溢出位丢掉 3.补码定点数加减运算（机器字长为n+1） （1）符号位与数值位按同样规则运算，符号位产生的进位要丢掉结果的符号位由运算得出 （2）运算将溢出位丢掉 4.符号扩展：例如将8位扩展为32位；正数的扩展将所有扩展位补为0；负数：原码表示的负数符号扩展与正数相同，只不过符号位为1；补码中原有形式的符号位移动到新形式符号位上，新表示形式所有附加位都用1（对于整数）或0（对于小数）进行填充；反码中原有形式的符号位移动到新形式的符号位上，新表示形式的所有附加位都用1填充 5.溢出概念与判别方法：大于机器数所能表示的叫上溢，小于叫下溢；仅当两个符号相同的数相加或两个符号相异才会产生溢出。判别溢出方法： （1）一位符号位：只要参加运算的两个数符号相同，结果与原操作数符号不同，则溢出 （2）双符号位：也称模4补码；两个符号位相同表示未溢出；00表示正，01表示正溢出，10表示负溢出，11表示负 （3）一位符号位根据数据位的进位情况判断：若符号位的进位与最高位的进位相同，表示没有溢出，否则溢出。 2.3 浮点数的表示与运算 2.3.1 浮点数的表示 1.浮点数表示格式： ，r是浮点数阶码的底（隐含），与尾数基数相同，通常为2，E和M都是带符号的定点数，E叫阶码，M称为尾数，浮点数格式如下：

4.1 指令格式：指令是计算机运行最小功能单位 4.1.1 指令的基本格式

1. 一条指令包括：操作码（执行什么性质操作和具有什么功能）+地址码（给出指令或数据的地址，包括参加运算的操作数地址、运算结果保存地址、程序转移地址等） 注：（1）指令的地址由PC给出，而指令地址码给出的是操作数的地址 （2）程序控制类指令功能是改变程序执行顺序 （3）中断隐指令是硬件完成的，并不存在 2.指令长度：取决于操作码长度、操作数地址码长度和操作数地址个数 指令格式 1.零地址指令：OP （1）不需要操作数的指令，如空操作、停机、关中断等 （2）用在堆栈计算机中，将参与操作的两个操作数从栈顶和次栈顶弹出，运算结果压栈 2.一地址指令：OP+A1 （1）只有目的操作数的单操作数指令，按A1地址读取操作数，进行OP操作后，结果存回原地址OP(A1)->A1，如加1、减1、求反、求补 （2）隐含约定目的地址的双操作数指令，按A1取源操作数，指令可隐含约定另一个操作数由ACC提供，结果存回ACC，(ACC)OP(A1)->ACC；若指令字长32位，操作码占8位，1地址码占24位，可寻址范围为2^24=16M 3.二地址指令：OP+A1+A2 (A1)OP(A2)->A1；用于一般算术逻辑操作 4.三地址指令：OP+A1+A2+A3 (A1)OP(A2)->A3；若地址字段均为主存地址，则完成一次三地址需要四次访存（取指1次，操作数2次，存结果1次） 5.四地址指令：OP+A1+A2+A3+A4 (A1)OP(A2)->A3，A4=下一条指令地址 4.1.2 定长操作码指令格式：便于简化硬件设计 4.1.3 扩展操作码指令格式：保持字长不变而增加指令数量；增加指令译码和分析的难度 4.2 指令寻址方式 寻找指令或操作数有效地址的方式，也就是指确定本条指令的数据地址和下一条将要执行指令地址的方式，包括指令寻址和数据寻址 指令地址码字段是形式地址（A），用形式地址结合寻址方式，可以计算有效地址（EA） 4.2.1 指令寻址和数据寻址 1.指令寻址：寻找下一条指令 （1）顺序寻址：程序计数器+1 （2）跳跃寻址：通过转移类指令实现，跳跃结果是当前指令修改PC值，所以下一条指令仍然通过PC给出 2.数据寻址：寻找操作数 4.2.2 常见数据寻址方式 1.隐含寻址：不是明显的给出操作数的地址，而是指令中隐含着操作数的地址；如单地址指令格式，第二个操作数是累加器ACC提供的，所以ACC对于单地址指令格式来说就是隐含地址；有利于缩短指令字长，但需增加硬件

5.寄存器寻址：指令字中直接给出操作数所在寄存器编号，即EA=Ri，操作数由寄存器给出；使得指令字短且不用访存，但寄存器昂贵 6.寄存器间接寻址：寄存器Ri中给出的不是一个操作数，而是操作数所在主存单元的地址，即EA=(Ri)；速度快，但要访存 9.变址寻址：形式地址A加上变址寄存器IX内容，即EA=(IX)+A；变址寄存器面向用户，变址寄存器可由用户改变（作为偏移量），形式地址A不变（作为基地址）；扩大寻址范围，可用于数组处理，适于编制循环程序 10.堆栈寻址：存储区读写单元由特定寄存器给出，称为堆栈指针（SP），寄存器堆栈称为硬堆栈，主存中划出来一块区域称为软堆栈 4.3 CISC与RISC基本概念 复杂指令系统计算机（CISC）和精简指令系统计算机（RISC） 4.3.1 CISC 4.3.2 RISC 1.概念：尽量使用寄存器-寄存器操作指令 （1）只有load/store指令访存，其他指令在寄存器间进行 （2）通用寄存器数量多 （3）一定采用指令流水技术，大部分指令在一个时钟周期内完成 注意：CISC大多可以与老机器兼容，而RISC不能 4.3.3 CISC与RISC比较：CISC采用微程序控制，而RISC采用组合逻辑控制 RISC还有特点：指令格式规整长度一致，指令和数据按边界对齐存放，只有load、store指令才能对操作数存取访问

5.1 CPU功能及基本结构 5.1.1 CPU功能 1.指令控制：取指令、分析指令和执行指令 2.操作控制：CPU控制指令的操作信号 3.时间控制：对各种操作加以时间控制 4.数据加工：算术逻辑运算 5.中断处理：对异常和特殊请求（如IO请求）做出处理 5.1.2 CPU基本结构 1.运算器：算术逻辑单元、暂存寄存器（对应用程序员透明）、累加器（是个通用寄存器）、通用寄存器组（存放操作数，包括源操作数、目的操作数和中间操作数，SP是堆栈指针，指示栈顶地址）、程序状态字寄存器PSW、移位器、计数器 2.控制器：执行指令，每条指令的执行是由控制器发出的一组微操作实现的 （1）程序计数器（PC）：用于指出下一条指令在主存的地址，PC有自增功能 （2）指令寄存器（IR）：保存当前执行的指令 （3）指令译码器：仅对操作码字段进行译码 （4）存储器地址寄存器（MAR）：存放所要访问的主存单元的地址 （5）存储器数据寄存器（MDR）：存放向主存写入的信息或从主存读出的信息 （6）时序系统：产生各种时序信号 （7）微操作信号发生器：根据IR内容、PSW内容及时序信号，产生控制整个计算机的信号，结构有组合逻辑型和存储逻辑型 注：（1）寄存器可以分为两类，一是用户可见，可对其编程，如通用寄存器组、PSW、PC；二是用户不可见，如MAR、MDR、IR （2）指令寄存器的位数取决于存储容量，通用寄存器位数取决于机器字长 5.2 指令执行过程 5.2.1 指令周期 1.指令周期分为若干机器周期，一个机器周期包含若干时钟周期，每个指令周期内机器周期数可以不等，每个机器周期内时钟周期也可以不等

2.对于无条件转移指令JMP X，执行时不需要访问主存，其指令包含取指周期（包括取指和分析）和执行周期 3.对于间接寻址的指令，为了取操作数，先访问一次主存，取出有效地址，再访问主存，取操作数，所以还包括间址周期，间址周期介于取值周期和执行周期之间 4.当CPU采用中断方式实现主机和IO设备交换信息时，CPU在每条指令执行结束前都要发中断查询信号，如果有中断请求，CPU进入中断周期

注：上述四个阶段都有CPU访存操作，但目的不同；取值周期为的是取指令，间址周期为的是取有效地址，执行周期为的是取操作数，中断周期为的是保存程序断点；4个标志触发器FE、IND、EX、INT依次代表上述四个不同周期，1表示状态有效；中断周期中进栈操作数是SP减1，因为计算机中堆栈向低地址增加 5.2.2 指令周期数据流 1.取指周期：根据PC的内容从主存取出指令代码并放到IR中，取指同时PC+1，取指操作是自动进行的，不需要得到信号

（1）PC->MAR->地址总线->主存 （2）CU发出控制信号->控制总线->主存 （3）主存->数据总线->MDR->IR（存放指令） （4）CU发出读命令->PC+1 2.间址周期：取操作数有效地址，将IR中地址码送到MAR并送至地址总线，获取有效地址存放MDR

（1）AD(IR)->MAR->地址总线->主存 （2）CU发出读命令->控制总线->主存 （3）主存->数据总线->MDR（存放有效地址） 3.执行周期：根据IR指令字操作码和操作数进行运算，没有统一数据流 4.中断周期：处理中断请求，假设程序断点存放在堆栈中，并用SP指向栈顶，而且进栈是先修改栈顶指针，后存入数据；一条指令执行结束后响应中断

（1）CU控制将SP-1，SP->MAR->地址总线->主存 （2）CU发出写命令->控制总线->主存 （3）PC->MDR->数据总线->主存（程序断点存入主存） （4）CU（中断服务程序入口地址）->PC 5.2.3 指令执行方案 1.单指令周期：对所有的指令都选用相同的执行时间完成，指令串行执行，因此指令周期取决于最长的指令的执行时间；降低系统速度 2.多指令周期：不同类型的指令选用不同的执行步骤完成，也是串行执行（即一条指令执行完另一条指令才开始，与流水线指令相反） 3.流水线方案：指令并行执行 注：指令字长一般取存储字长的整数倍，若指令字长等于存储字长，则取指周期等于机器周期；指令字长取决于操作码长度、操作数地址长度和操作数地址个数，与机器字长无关 5.3 数据通路的功能和基本结构 5.3.1 数据通路的功能 功能是实现CPU内部运算器与寄存器以及寄存器之间的数据交换 5.3.2 数据通路的基本结构 （1）CPU内部单总线结构：将所有寄存器输入端和输出端都连接到一个公共通路上；但冲突高 （2）CPU内部三总线结构：将所有寄存器输入端和输出端都连接到多条公共通路上，提高效率 （3）专用数据通路 在右图中，各部件大写表示，加“in”表示该部件允许输入控制信号，加“out”表示该部件允许输出信号 1.寄存器之间数据传送：可以通过CPU内部总线完成 以PC寄存器为例，PC内部送至MAR： PC->Bus PCout有效，PC内容送至总线 Bus->MAR MARin有效，总线内容送至MAR 2.主存与CPU之间的数据传送 以CPU从主存读取指令为例 PC->Bus->MAR PCout和MARin有效 1->R CU发出读命令 MEM(MAR)->MDR MDRin有效 MDR->Bus->IR MDRout和IRin有效 3.执行算术和逻辑运算 被相加的两个数必须在ALU两个输入端同时有效，上图中暂存器Y用于该目的，现将一个操作数经CPU内部总线送至暂存器Y保存（通过寄存器与总线相连），Y的内容在ALU左端输入端始终有效，再将另一个操作数经总线送至ALU右端，结果暂存在暂存器Z中

注：采用内部总线：结构简单，容易实现，性能较低，存在冲突；不采用内部总线：结构复杂，硬件量大，不易实现，性能高，基本不存在数据冲突 5.4 控制器的功能和工作原理 5.4.1 控制器的结构和功能 1.控制器的功能 （1）从主存取出一条指令，并指出下一条指令在主存中的位置 （2）对指令进行译码，产生响应控制信号 （3）指挥控制CPU、主存、输入输出设备数据流向 根据控制器产生微操作控制信号方式不同，分为硬布线控制器和微程序控制器，两类PC和IR相同 5.4.2 硬布线控制器 按时间顺序发送一系列微操作控制信号，由复杂组合逻辑门电路和一些触发器构成，又称为组合逻辑控制器 1.硬布线控制单元 指令的操作码是决定控制单元发出不同操作指令的关键，为简化控制单元，将指令操作码译码和节拍发生器从CU分离出来，CU输入信号来源 （1）经指令译码器译码产生的指令信息 （2）时序系统产生的机器周期信号和节拍信号 （3）来自执行单元的反馈信息 2.硬布线控制器的时序系统和微操作 （1）时钟周期：用时钟信号控制节拍发生器，每个节拍宽度正好对应一个时钟周期 （2）机器周期：可看做是所有指令执行过程中一个基准时间，不同指令操作不同，指令周期也不同，访问存储器时间是固定的，因此，通常以存取周期作为基准时间，即内存中读取一个指令字的最短时间作为机器周期 （3）指令周期 （4）微操作命令分析 ①取指周期微操作信号 PC->MAR 现行指令地址->MAR 1->R 命令存储器读 M(MAR)->MDR 现行指令从存储器读至MDR MDR->IR 现行指令->IR OP(IR)->CU 指令的操作码->CU译码 (PC)+1->PC 形成下一条指令地址 ②间址周期微操作信号 AD(IR)->MAR 将指令字中地址码（形式地址）->MAR 1->R 命令存储器读 M(MAR)->MDR 将有效地址从存储器读至MDR ③执行周期微操作命令

3.CPU的控制方式 （1）同步控制方式：系统有一个统一的时钟，所有控制信号均来自这个统一时钟信号，通常选取最长和最复杂作为标准 （2）异步控制方式：通过应答进行联络 （3）联合控制方式：大部分采用同步，小部分采用异步 5.4.3 微程序控制器 采用存储逻辑实现，把微操作信号代码化，使每条机器指令转化为一段微程序并存入一个专门的存储器（控制存储器），微操作控制信号由微指令产生 1.微程序控制基本概念 （1）微命令与微操作：控制部件向执行部件发出的各种控制命令 （2）微指令与微周期 （3）主存储器和控制存储器：主存存放数据和程序，在CPU外，用RAM实现，控制存储器（CM）存放微程序，在CPU内部，由ROM实现 （4）程序与微程序 一条指令对应一个微程序，一个微程序由多条微指令构成，微指令会发出许多不同微命令，一个微程序周期对应一个指令周期 2.微指令编码方式：如何对控制字段编码，尽量缩短指令字长 （1）直接编码方式：无需进行译码，微指令的微命令字段中每一位都代表一个微命令；优点是编码简单，执行快，并行性好，缺点是指令字过长，控存容量极大 （2）字段直接编码方式：微指令的微命令字段分为若干个小段，把互斥性微命令组合在同一个字段中，把相容性微命令组合在不同字段中，每个字段独立编码，各字段编码单独定义，与其他字段无关；缩短微指令字长，但直接编码方式慢 注：每个小段留出一个状态位，表示本字段不发出任何命令解释，因此当某字段长3位时，最多7个互斥微命令 （3）字段间接编码：一个字段某些命令需要由另一个字段中某些微命令解释，可进一步缩小指令字长，但削弱了微指令并行能力，通常作为字段直接编码方式的一种辅助手段 3.微指令格式：与微指令编码方式有关 （1）水平型微指令：优点是微程序短，执行速度快，缺点是微指令长，编写微程序较麻烦 （2）垂直型微指令：优点是微指令短、简单、规整、便于编写微程序，缺点是微程序长、执行速度慢，工作效率低 （3）混合型微指令 4.硬布线与微程序控制器特点 （1）硬布线：优点是由于控制器速度取决于电路延迟，所以速度快；缺点是由于将控制部件看做专门产生固定时序控制信号的逻辑电路，所以把用最少原件和取得最高速度作为设计目标，一旦完成设计，不可能通过其他额外修改增加新功能 （2）微程序：优点是规整性、灵活性、可维护性；缺点是采用存储原理，所以每条指令都要从存储器取一次，影响速度

5.5 指令流水线 5.5.1 指令流水线基本概念 1.定义：多条指令在处理器中执行，方案： （1）顺序执行：按取指、分析、执行，每个时间都为t，则需要3nt时间；优点是控制简单，硬件代价小，缺点是执行速度慢，效率低 （2）一次重叠执行：把第k条执行与k+1条取指同时进行，时间为(1+2n)t，缩短了将近1/3时间，效率提高，但硬件大 （3）两次重叠执行：类似的，时间为(2+n)t

2.流水线的表示方法：时空图

3.流水线方式的特点 （1）每个子任务由专门功能部件执行，并依靠多个功能部件并行工作来缩短程序执行时间 （2）每个功能部件有个缓冲存储器，作用是保存本流水段执行结果，提供下一个流水段使用 （3）各功能段时间尽量相等，否则引起堵塞 （4）尽量提供连续任务 （5）流水线需要装入时间和排空时间，装入时间是第一个任务进入流水线到输出流水线的时间，排空时间是最后一个任务进入流水线到输出流水线时间 5.5.2 流水线的分类 1.部件功能级、处理机级和处理机间级流水线 （1）部件功能级流水就是将复杂的算术逻辑运算组成流水线工作方式。例如，可将浮点加法操作分成求阶差、对阶、尾数相加以及结果规格化等4个子过程 （2）处理机级流水是把一条指令解释过程分成多个子过程，如前面提到的取指、译码、执行、访存及写回5个子过程 （3）处理机间流水是一种宏流水，其中每一个处理机完成某一专门任务，各个处理机所得到的结果需存放在与下一个处理机所共享的存储器中 2.单功能流水线和多功能流水线 3.动态流水线和静态流水线 按同一时间内各段之间的连接方式，流水线可分为静态流水线和动态流水线。 4.线性流水线和非线性流水线 按流水线的各个功能段之间是否有反馈信号 线性流水线中，从输入到输出，每个功能段只允许经过一次，不存在反馈回路。非线性流水 线存在反馈回路，从输入到输出过程中，某些功能段将数次通过流水线，这种流水线适合进行线性递归的运算 5.5.3 影响流水线的因素 1.结构相关（资源冲突）：多条指令在同一时刻争用统一资源而形成的冲突，方法： （1）前一指令访存时，后一指令暂停一个时钟周期 （2）单独设置指令和数据存储器，两项操作在不同存储器中进行 2.数据相关（数据冲突）：数据相关指在一个程序中，存在必须等前一条指令执行完才能执行后一条指令的情况，当多条指令重叠处理时就会发生冲突，解决的办法： （1）把遇到数据相关的指令及其后续指令都暂停一几个时钟周期，直到数据相关问题消失 后再继续执行，可分为硬件阻塞（stall)和软件插入“NOP”指令两种方法 （2）设置相关专用通路，即不等前一条指令把计算结果写回寄存器组，下一条指令也不再读寄存器组，而是直接把前一条指令的ALU的计算结果作为自己的输入数据开始计算过程，使本来需要暂停的操作变得可以继续执行，称为数据旁路技术 （3）通过编译器对数据相关的指令编译优化的方法，调整指令顺序来解决数据相关 3.控制相关（控制冲突）：当流水线遇到转移指令和其他改变PC值的指令而造成断流时，解决的办法： （1）对转移指令进行分支预测，尽早生成转移目标地址。分支预测分为简单（静态）预测和动态预测。静态预测总是预测条件不满足，即继续执行分支指令的后续指令。动态预测根据程序执行历史情况，进行动态预测调整，有较高预测准确率 （2）加快和提前形成条件码 （3）预取转移成功和不成两个控制流方向上的目标指令 （4）提高转移方向猜准率 5.5.4 流水线性能指标 1.吞吐率：单位时间内流水线所完成的任务数量，TP=n/Tk，n为任务数，Tk为处理完成n个任务所用时间

2.流水线加速比：完成同样一批任务，不使用流水线所用时间与使用时间之比，S=T0/Tk

3.流水线效率：在时空图上，流水线的效率定义为完成n个任务占用的时空区有效面积与n个任务所用的时间与k个流水段所围成的时空区总面积之比 n个任务占用的时空区有效面积就是顺序执行n个任务所使用的总时间T0，而n个任务所用 的时间与k个流水段所围成的时空区总面积为kTk，其中Tk是流水线完成n个任务所使用的总时间，计算流水线效率（E）的一般公式为

如果流水线的各段执行时间相等，上式中的分子部分是n个任务实际占用的有效面积，分母 部分是完成n个任务所用的时间与k个流水段所围成的总面积 流水线的各段执行时间均相等，当连续输入的任务n->无穷时，最高效率为Ems=1。 5.5.5超标量流水线的基本概念 第六章 总线 6.1 总线概述 6.1.1 总线的基本概念：分时和共享是总线的两个基本特点 1.总线的猝发传输：在一个总线周期内传输地址连续的多个数据字的总线传输方式 6.1.2 总线的分类 1.片内总线：CPU内部总线 2.系统总线：数据总线（双向传输）、地址总线（单向传输）、控制总线 3.通信总线：外部总线 6.1.3 系统总线结构 1.单总线结构：不是一根总线 2.双总线结构：一条是主存总线，用于CPU、主存与通道之间的连接，另一条是IO总线；优点是将低速的IO设备从单总线上分离开，实现存储总线和IO总线分离；缺点是需要增加通道等硬件

3.三总线结构：主存总线、IO总线和DMA总线

6.1.4 总线的性能指标 1.总线的传输周期：包括若干个总线时钟周期 2.总线时钟周期：即机器的时钟周期 3.总线的工作频率：总线周期的倒数，指一秒内传输几次数据 4.总线时钟频率：机器的时钟频率，为时钟周期倒数 5.总线宽度：总线位宽，是指总线上同时能够传输数据的位数，通常是指数据总线根数 6.总线带宽：总线的传输速率，单位时间内总线上可传输的数据位数，通常B/s；总线带宽=总线宽度X总线频率 7.总线复用 6.2 总线仲裁 6.2.1 集中仲裁方式：将所有总线请求集中起来，利用一个特定的裁决算法进行裁决 1.链式查询方式：当一个或多个设备同时发出总线使用请求信号BR时,中央仲裁器发出的总线授权信号BG沿着菊花链串行的从一个设备依次传送到下一个设备,到达离出发点最近的发出总线请求的设备之后就不再往下传；离总线控制器越近，优先级越高；优点是查询有优先级固定，结构简单；缺点是对硬件电路敏感，且优先级不能改变，优先级低的会饿死

2.计数器定时：总线上多个设备通过总线请求信号BR,发出请求,中央仲裁器接收到请求信号后,在总线忙信号BS为“0”的情况下,让计数器开始计数,计数值通过一组地址线发往各设备.每个设备有一个地址判别电路,如果地址线上的计数值与总线请求设备地址一致,则该设备对BS线置“1”,表示该设备获得了总线使用权,同时中止计数查询；优点是优先级可以改变；缺点是增加控制线数;若从上次计数终止的地方开始，则每个设备使用总线机会相等

3.独立请求方式：每个连接到总线的设备都有一组单独的总线请求信号BRi与总线授权信号BGi.每个设备请求使用总线时,它们各自发出自己的总线请求信号.中央仲裁器中设置了一个专门的排队电路,由它根据一定的优先次序决定优先响应哪个设备的请求,然后给该设备总线授权信号BGi；优点是响应速度快，总线允许信号直接从控制器发送到设备，优先级控制灵活；缺点是控制线数过多(2n+1根)

3种仲裁方式的比较