随着CMOS随着设备尺寸的不断缩小，格栅介质泄漏电流，
1 MOSFET 短沟效应
**简单地说，短沟效应就是导致设备的性能在设备的沟长很小时内变得与长沟设备不同。**而且很小的设备尺寸导致工艺制造难度增加，导致尺寸不确定性，导致设备性能不确定性。因此，可以说，我们正在追求设备尺寸越来越小的过程，即我们不断探索如何抑制短沟效应。
设备性能对短沟效应的影响与拟时明显增强相比。此时，沟内的电势分布不仅受到网压和衬底电压控制的纵向电场的影响，还受到漏极偏压决定的横向电场的影响。这种二维电场分布增加了源泄漏的共享电荷，逐渐削弱了网格对沟耗尽区域的控制，从而削弱了源泄漏电流的控制，导致阈值电压降低、亚阈值斜率衰减、泄漏电流增加和热载流子效应。而外，由于短沟效应引起的穿透效应，电流无法达到饱和，电势的二维分布在沟内形成高电场。沟道内载流子的迁移率是跟电场有关的，电场的增大使载流子速度增大而达到饱和。电场继续增大，导致阈值电压漂移、跨导下降等。. 短沟效应影响晶体管的性能。我们可以从以下几个方面分析和理解短沟效应，从而探索解决方案。 **
1.1 阈值电压漂移
** 当设备的通道长度降低到深亚微米结点时，，这是短沟设备的阈值电压漂移。 
在短沟设备中，随着漏端电压的升高，源漏耗尽区靠近沟道，从而降低了沟道区域的电势，成为一种现象。 随着源漏偏压的升高，沟道区势垒降低，使设备的阈值电压降低，DIBL 随着漏端偏压的增加和沟长的减小，效应变得越来越严重。通常，我们可以使用设备单独工作来。由于通道区域的势垒降低，即使格栅源电压小于阈值电压，也会有少数载流子从源漂移到泄漏端，即设备的亚阈值电流增加。 DIBL 随着源漏偏压的变化，设备的阈值电压会漂移。 2D nMOSFET仿真的id–Vg曲线。结果表明，Lg < 600 nm的2D nMOSFET短沟效果严重
2 MOSFET
在正常运行中，系统通过向栅格电极施加电压来导通MOS晶体管。在达到饱和之前，当漏极上的电压增加时，漏极电流也会增加。饱和电流取决于栅极电压。
MOSFET(金属氧化物半导体场效应晶体管)是迄今为止最常见的半导体设备，是所有商用处理器、存储器和数字集成电路的主要构建模块。自从大约40年前引入第一个微处理器以来，该设备经历了巨大的发展，今天已经制造成22个 nm和更小的特征尺寸。MOSFET本质上是小开关。在这个例子中，源极和漏极接触(开关的输入和输出)是欧姆(低电阻)接触，欧姆(低电阻)与n型区域混合在一起。p型半导体区域在这两个触点之间。格栅极接触位于p型半导体上方，与两个n型区域稍重叠。它被一层薄薄的氧化硅层与半导体电容器。。这叫反型，有时候沟道叫反型层。将半导体的两个n型区域与栅极下的薄n型区域连接起来。该区域的电阻明显低于在栅极电压产生反型层之前将源极和栅极分开的电阻np/pn串联电阻。**因此，施加栅极电压可以用来将设备的电阻从高到低。大电流开始流动的栅极电压称为阈值或导通电压。**图1显示了一个MOSFET主电气连接突出了原理图。图2显示了现代MOSFET电子显微镜图像设备。 随着泄漏极与源极之间电压的增加，通过被称为夹具的过程最终饱和了通道承载的电流。在夹具过程中，由于平行于表面场的影响，通道在一端变窄。**网极电压控制沟宽。**通常，，导致电阻较低。
3 FinFET特性分析
第二代14纳米FinFET鳍形更高更窄，就像酒瓶形一样，用于提高栅极控制能力和更高的导电流(ion) 射频特性
4 高K栅介质
高k栅介质 https://wenku.baidu.com/view/1ee9c058a26925c52cc5bf7e.html
电子科大2020 新型高 K 高功率装置 K 的研究(以上)
Yung-Chun Wu ? Yi-Ruei Jhan 2018 3D TCAD Simulation for CMOS Nanoeletronic Devices
等效氧化物厚度(EOT)在相同的情况下，**使用高k材料可降低栅极漏电流，**因为高k材料比传统材料好SiO2介电常数3.9更高，导致相同厚度下的相对电容更高。较高的栅极电容增加了较高的驱动电流 如何计算等效氧化物的厚度（EOT）： 各种材料的能量间隙与相对介电常数的关系
除了高k材料的影响外，不同金属栅的功能函数正在使用(WF)也会影响Vth阈值电压 各种金属在当前半导体技术中常用的功函数值如图所示 晶体管网格结构的演变 不同栅长结构的自然长度(lamda)