参考:什么是？nwell和P substrate？？
请问什么是nwell和P substrate？？ 请问什么是nwell和P substrate？？ 在CMOS的IC设计，如NPN三极管里经常看到什么？nwell和P substrate的说法，请问倒底指的是什么，能详细介绍一下吗，谢谢
通常，我们是用P型基体晶圆做的IC。对于普通的CMOS工艺而言，NMOS P型衬底的有源区可以直接做管，PMOS必须做管理N Well有源区。CMOS以P型衬底为基础，工艺也可分为单陷阱工艺和双陷阱工艺。 三极管的实现也是通过适当的陷阱PN形成了结偏置。 
参考：MOS管衬底电位接法|PMOS、NMOS衬底连接-KIA MOS管
NMOS-P-SUB
P-SUB工艺，NMOS 衬底是一样的，都是P-SUB，因此，源极和衬底不能连接在一起，否则短接衬底会影响其他衬底NMOS所以NMOS衬底只能接GND(低电位)； P-SUB工艺，PMOS管的N衬底是单独的，所以源极和衬底可以一起减少衬偏效应； Deep Nwell，是在PSUB在工艺条件下，是的NMOS管道可采用隔离方式，底部为deep nwell，周围是nwell形成一个环，隔离共衬底引起的噪声干扰。
PMOS-Nwell
N-WLL工艺，PMOS的衬底都是一样的，都是N-WELL，因此，源极和衬底不能连接在一起，否则短接衬底会影响其他衬底PMOS所以PMOS衬底只能接VDD(高电位)； N-WELL工艺，NMOS管的P衬底是单独的，所以源极和衬底可以连接在一起，减少衬偏效应；
该工艺表现为设备的衬底接触点，如PMOS工艺上设备的剖面图如图所示3PMOS衬底电位的接触点，CMOS工艺PMOS器件是做在Nwell里，所以PMOS的衬底guard ring使用的是NWring.
接法
在schematic在原理图中构建电路时，所有pmos衬底需要连接VDD，所有nmos衬底需要连接VSS。 在layout版图中，VDD供电时，选择通孔类型M1_NW，因为PMOS在N陷阱中做设备。 相对应，VSS供电选择的通孔类型是M1_SUB。
浮动电源轨中的模块I_bias_gt的demos衬底sub端和isolate都接SW吗。
三、分析：P衬底
现在为什么？CMOS工艺通常是P衬底而不是N衬底 参考:为什么现在CMOS工艺通常是P衬底而不是N衬底
为什么CMOS工艺采用P衬底而不是N衬底？
这主要从两个方面考虑： 一是材料和工艺问题；
二是电气性能问题。 NMOS管道迁移率高，阈值电压绝对值小，工作电压低有利于低功耗。
NMOS和PMOS工作原理 P沟道MOS因此，晶体管的空穴迁移率较低MOS晶体管的几何尺寸等于工作电压的绝对值，PMOS晶体管的跨导小于N沟MOS晶体管。 此外，P沟道MOS晶体管阈值电压的绝对值一般较高，需要较高的工作电压。
P型半导体是在单晶硅(或锗)中加入微量三价元素，如硼、镓或铝；N在单晶硅(或锗)中加入微量五价元素，如磷、锑、砷等。P型半导体和N型半导体在材料成本上应该差别不大，但要做成电子产品，生产工艺上会有很大的差异。
例如，用本征锗材料制作PNP与本征锗材料相比，晶体管是由本征锗材料制成的NPN晶体管容易得多，因为锆和锗容易结合(扩散)；同样，它是由本征硅材料制成的NPN与用本征硅材料制作的晶体管相比，PNP要容易得多。某种半导体生产工艺的诞生并不是一天就可以达到尽善尽美的，需要通过大量试验和经验积累。早期生产的场效应管多为结型场效应管，在结构和PNP晶体管非常相似，两者的区别主要是基区引出电极的区别(基极与源极和漏极)。晶体管中间有一层（N区)作为电极引出称为基极，其余上下两层（P-P区）分别当发射极和集电极引出；而场效应管则是把基区当成一个导电沟道（N沟通)，并在两端引出一个电极，称为源极和漏极，其余两层（P-P当源极和栅极分别引出区)。绝缘栅场效应管从结型场效应管演变而来，结型场效应管中的栅极（P用金属氧化物代替型半导体可以成为绝缘栅场效应管，简称mos管。早期的MOS大量管道采用N沟结构（N以P型半导体为衬底的沟通结构)，P沟通结构的场效应管（P沟道结构采用N型半导体做衬底）的诞生，相对要比N沟通结构的场效应管晚。可能是因为工艺原因，P沟场效应管的价格一直远高于n沟场效应管，但电性能却远低于n沟结构场效应管，因此，P很少有人使用沟场效应管。P沟场效应管比N沟场效应管电性能差的主要原因是沟材的电气性能不同。电子在N沟中参与导电，而在P沟中参与导电的是空穴，两者在单位电场强度下的迁移率相差很大。电子迁移率远大于空穴迁移率，即N沟的导电性能优于P沟。因此，N沟场效应管的导通速度或工作频率远高于P沟场效应管。 此外，用于生产场效应管栅极的金属氧化物与N型半导体的接点电位差，与P型半导体的接点电位差，不仅值不同，而且极性也不同。金属氧化物作为场效应管栅极，与P型半导体的接点电位差低于N型半导体的接点电位差(绝对值)。因此，P沟场效应管和N沟场效应管的工作电压极性也不同，两者好相反，输入输出特性也不完全相同。P输入、输出特性及沟道场效应管PNP晶体管的输入、输出特性相似；而N输入、输出特性及沟道场效应管NPN晶体管的输入输出特性相似。但场效应管属于电压控制特性，而晶体管属于电流控制特性，两者仍存在本质区别。所谓节点电位差，是指当两个不同性质的物体相互接触时，两个物体接触界面产生的电位差（一个带正电，另一个带负电）。
MOS由于早期生产，管道的诞生相对较早MOS与晶体管相比，管道可靠性差，因此MOS管道延迟未大量使用。直到微型计算机和大量数字电路产品出现，特别是CMOS大规模集成电路技术诞生后， MOS广泛使用管道。CMOS（Complementary Metal Oxide Semiconductor, 互补金属氧化物半导体是由两种工艺（垂直延伸和水平延伸）同时制造的MOS大规模集成电路新技术(请参考问答1)，，CMOS电路使用P衬底是理所当然的，因为在使用中CMOS在生产过程的集成电路中，N沟场效应管的数量远高于P沟场效应管。
MOSFET规格参数-图解
参考：MOSFET详细说明规格参数(参考)AOD444） Monte Carlo分析是一种利用随机抽样估计来估计数学函数的计算方法。它需要一个良好的随机数源。这种方法通常包含一些误差，但随着随机抽样样本数量的增加，结果会越来越准确。
Monte Carlo 如图1所示：
蒙特卡洛模拟
参考：蒙特卡洛仿真（Monte Carlo） d18_v3e_bcd_v0p5_spe包括工艺角。 矩形框中表示四个不同工艺角的覆盖范围，曲线表示用Monte Carlo通过分析获得的实际电路工艺偏差（斯分布）。从图中可以看出，满足工艺角变化的范围并不一定完全满足实际工艺变化的范围，因此应使用Monte Carlo为了获得电路的良率，分析了工艺角变化的概率。
// * this file contains 0.18um v3e bcd 1.8v/5v/6v/9v/12v/16v/20v/24v/30v/35v/40v corner model parameters. // * corners for mosfet: tt, ff, ss, snfp, fnsp are corners for global variation. // * mc is for monte carlo simulation of global variation. // * corners for ldmos: ldmos_tt, ldmos_ff, ldmos_ss, ldmos_snfp, ldmos_fnsp are corners for global variation. // * ldmos_mc is for monte carlo simulation of global variation. // * corners for bjt: bjt_tt, bjt_ff, bjt_ss are corners for global variation. // * bjt_mc is for monte carlo simulation of global variation. // * corner for diode: dio_tt, dio_ff, dio_ss are corners for global variation. // * corners for resistor: res_tt, res_ff, res_ss are corners for global variation. // * res_mc is for monte carlo simulation of global variation. // * corners for varactor: var_tt, var_ff, var_ss are corners for global variation. // * var_mc isfor monte carlo simulation of global variation. // * corners for mim: mim_tt, mim_ff, mim_ss are corners for global variation. // * mim_mc is for monte carlo simulation of global variation. // * corners for mom: mom_tt, mom_ff, mom_ss are corners for global variation. // * mom_mc is for monte carlo simulation of global variation. // * this file should be used with the model parameter files ‘d18_v3e_bcd_v0p5_mis.mdl’, // * ‘d18_v3e_bcd_v0p5_ldmos.mdl’, // * ‘d18_v3e_bcd_v0p5_res.ckt’, // * ‘d18_v3e_bcd_v0p5_dio.mdl’, // * ‘d18_v3e_bcd_v0p5_mim.ckt’, // * ‘d18_v3e_bcd_v0p5_var.ckt’, // * ‘d18_v3e_bcd_v0p5_mom.ckt’, // * no part of this file can be released without the consent of smic.