在当今的计算设备中，使用了各种易失性和非易失性内存单元，以及静态随机存储器（SRAM）相比，动态随机存取存储器（DRAM）它是最常用的架构之一，因为它具有成本效益。本文简要总结了不同类型的结构DRAM之间的主要区别，包括同步动态存取存储器（SDRAM）以及各种类型的双倍数据速率（DDR）。
什么是DRAM？
DRAM它由一系列电容器组成，旨在随机访问存储器（RAM）存储单个比特。RAM无论它在序列中的位置如何，它都是一个可以访问数据元素的存储器。因此，从本质上讲，访问任何数据所需的时间都是恒定的。
晶体管、存储器、电容器的优化设计和半导体工艺的进步DRAM存储器更便宜。所以，DRAM最常用作计算机的主存储器，因为它与计算机一起使用SRAM比成本效益更高。几十年来，DRAM技术经历了一些重大改进，大大降低了每个比特的成本，增加了时钟频率，减少了组件的整体尺寸，包括引入较小的变化DRAM单元。
DRAM单元结构
典型的三晶体管DRAM该单元使用访问晶体管和存储晶体管切换存储晶体管输入电容器的打开（位值1）和关闭（位值0）。晶体管阵列连接到读写的列和行，也称为位线和字线。允许使用单个存储晶体管进行组件和数据线的排列。
例如，传统的3晶体管DRAM单元(见上图)通过向向M1存取晶体管的栅极发送电压执行写入命令，晶体管是M3.栅极电容充电。然后写入线被驱动到低电平，存储在M这就是所谓的动态。
当前的技术通常会采用1个晶体管/1个电容器（1T1C）存储单元(见上图)实现更密集的存储芯片。CMOS栅极与字线相连，源极与位线相连。将电流通过打开晶体管的栅极发送到分立存储电容器来完成写入命令。读取是通过与位线共享存储在电容器中的电荷来完成的。由于电荷共享会被破坏，因此每次读取操作后都需要重写(刷新)DRAM单元中包含的信息。这种充电通常每隔几毫秒发生一次，以补偿电容器的电荷泄漏。
异步传输模式（ATS）切换
该技术的真正复杂性在于多层结构，它需要跟踪和评估数千个单元的阵列，如写入、读取和刷新。DRAM采用多路复用寻址技术，其中同一地址用于行和列地址，节省空间，减少引脚数。
通过使用行访问地址（RAS）和列访问地址（CAS）时钟执行操作。RAS验证发送到DRAM信号实际上是行地址，RAS验证输入列地址。在RAS的下降沿，DRAM输入行地址锁定器在地址引脚上的地址。在CAS地址在下降边输入列地址锁存器。本质上，打开整行，允许读取存储在电容器上的信息，或者允许充电/放电存储电容器以写入。
这是通过使用行/列锁存器、行地址缓冲器、行/列解码器、字线驱动器和位线读出放大器来实现的。在1T1C DRAM在单元的情况下，读出放大器通常防止读取DRAM单元中的信息丢失。感测放大器本质上是感测存储电容器是否有足够的电荷，然后接收一个低功率信号并将其放大到一个完整的逻辑值（0或1）。在信息被加载并存储到读出放大器中之前，无法访问存储器中的选定行。这就是导致CAS延迟的原因，如果要求的行不处于活动状态，则需要额外的时间。
如上图所示，当RAS通常情况下，整个行中的所有单元都是由其读出放大器读取的，这需要很长时间。此后，改行处于活动状态，以便访问列进行读取或写入。因为读出放大步骤，RAS访问时间(阅读/写作周期时间)通常CAS。异步DRAM总线速度通常不超过66MHz。
SDRAM与DRAM
DRAM同步或异步运行。所有操作(读、写、刷新)均由系统时钟控制。系统时钟和计算机CPU的时钟速度（~133MHz）同步。原因是它实际上允许比传统更多DRAM时钟速度较高(3)X）。所有进出DRAM主时钟上升沿执行操作。典型的单数据速率（SDR）SDRAM时钟速度为100和133MHz。
SDRAM结构中的一个主要区别因素是，内存被分为许多大小相等的部分，这些存储器可以同时执行访问命令，从而实现比普通更多DRAM速度更高。如上图所示，DRAM基本内核和操作基本相同，涉及同步交错I/O命令界面是从DRAM芯片中单独出来的。
对SDRAM提高速度的主要贡献来自于装配线的概念——当一个图书馆可能处于预充电状态并经历访问延迟时，另一个图书馆可能正在读取，以便存储芯片继续输出数据。换句话说，多库的结构允许并发访问不同的行。
SDRAM与DDR
尽管数据速率单一SDRAM时钟速率足以满足许多应用，但它们通常不足以满足多媒体应用。SDRAM下一个迭代是双倍数据速率SDRAM（DDR SDRAM）。主要的进化来自于在主时钟的上下沿传输数据的能力，而所有的命令和操作只发生在每个时钟周期有效发送数据的两倍。
这是通过预读取操作实现的。在此操作中，宽内部总线同时提取两个数据位，以突然出现I/O在引脚上输出两个等宽的字，又称两位预取。在不增加存储单元功耗的情况下，这实质上使数据速率翻倍。还应注意的是，DDR架构的电源效率显著提高，其中DDR2电压为2.5V，DDR3在1.5V到1.65V，DDR4在1.2V。这是因为设备的电源管理电路得到了优化，数据传输频率可以传输频率，而不增加功耗。功耗降低使DDR该模块已成为计算设备（如笔记本电脑）的理想选择，可以用电池供电。
DDR、DDR2、DDR3······有什么区别？
DDR（DDR2、DDR3、DDR4)进化的基本组件和功能/操作保持不变，但时钟速度增加了差异化。例如，DDR2 RAM为DDR SDRAM界面增加了两倍时钟倍频器，使数据传输速度在保持相同总线速度的同时翻倍。这样，从内存阵列到I/O采用缓冲区「4位预取」。同样，DDR模块提取8位数据，DDR4模块提取16位数据。
虽然易失性DRAM框架的核心基本保持不变，但片外的附加命令界面已发展成为增加容量和降低每比特成本。DRAM这种重大的性能发展可能有助于数据流水线和I/O增加缓冲区的频率。