第1章 微型计算机概述
1. 微型计算机中的所有部件都是通过总线形成的。 2. _微处理器_是微型计算机的核心。
3. 根据其规模、用途和应用场合，总线可分为_数据总线__、_地址总线_和_控制总线。 4. 由微型计算机_CPU_、存储器、输入/输出接口 和_系统总线_组成。
5. 以微型计算机为主体，配备系统软件、应用软件和外设，成为微型计算机系统。 6. 微型计算机的主要性能指标是CPU的位数、CPU主频、内存容量和速度、硬盘容量。
第2章 16位和32位微处理器
1. Intel 8086CPU是_16_位微处理器，是的_16_数据总线和_存储器搜索20条地址总线
的空间为_1MB_,端口寻址空间为_64KB_。8088CPU有8条数据总线。
2. 输入/输出端口有两种编址方法I/O统一编码端口和存储单元I/O单独编码端口。
前一编址的主要优点是功能强，指令灵活。后者编址的主要优点是指令运行速度快 并提高了程序的可读性 。
3. 所谓最小模式，就是系统中只有8086个微处理器
4. 所谓最大模式式是在系统中包含两个或多个微处理器(8086，其他称为协处理器) 5. 8086在最大模式下工作MN/MX*接低(高/低)电平。 6. 8086/8088CPU以数据线和地址线为基础_分时复用_方式轮流使用的。
7. 8086中的BIU由_4_个_16_位置寄存器，16_位指令指针，6_字节指令队列，_20_
由地址加法器和控制电路组成。
8. 8086/8088提供的引脚可接受外部中断请求信号INTR和NMI。两种请求信号主要不是
同之处在于NMI引脚引入的中断不允许中断标志位IF的屏蔽 。
9. 8086/8088的存储器是分段的，所以存储单元的物理地址是分段的 和段内偏移量组
合而成的。
10. 对于8086CPU，物理地址由段基址和偏移地址组成。如果存储单元的段基址是
2000H，偏移地址为1122H，存储单元的物理地址为21122H 。
11. 8086中断向量表位于内存0~3FFH_它可以容纳区域_256__每个中断向量
向量占_4_个字节。
12. 8086微机系统中的一个中断向量占4个存储单元，假设中断对应的中断向量存储在
0000:002C H；那么中断向量对应的中断型号是0B_H，080:0402H在最初的内存区域中，相应的存储单元的内容是按照地址由低到高的顺序写出来的_02H_、_04H_、_80H_、00H_。
13. 8086CPU典型型总线周期由_4_由时钟周期组成，其中T1期间，CPU输出__地址__信息；
必要时，可以在那里_T3和T4_在两个时钟周期之间插入一个或多个TW等待周期。 14. 从编程结构来看，8086CPU可分为两个独立的工作部件_执行部件_和_总线接口部件_。 15. 8086中，BIU与存储器储器完成，I/O端口传输数据的功能，EU部件完成_执行指令功
能。
16. 8086中引脚BHE有效信号的含义表示数据线D15～D0上的高8位数据有效_。 17. 8086正常的存储器读/写总线周期由_4_T状态组成，ALE信号在_T1_状态内有效，其
18. 中断可分为硬件中断和软件中断。
19. 在8086 CPU中,NMI中断被称为_非屏蔽中断_,中断型号是 02H_。
20. 可屏蔽中断从CPU的_INTR_引脚进入，只允许标志中断IF为1_该中断才能得到
到响应。
21. 地址/数据线在8086中分时重复使用确保总线周期内地址稳定，应配置_ 地址锁存器_，应配置以提高总线驱动能力_总线收发器_。
22. 若CPU的CS=0FFFFH，IP=0000H，第一条从命令__FFFF0H__处取。 23. 8086/8088CPU 复位后的系统启动地址为FFFF0H 。
24. 当复位信号(RESET)来到时，CPU对标志寄存器进行当前操作，IP，DS，ES，SS
及指令队列_清零_，而将CS设置为FFFFH_。
25. CPU在执行OUT DX，AL指令时，_DX_寄存器的内容发送到地址总线，_AL_寄存器的内
容送到数据总线。
26. 8086/8088的中断响应了两个总线周期，从_INTA__引脚输出两个负脉冲。 27. CPU响应8259A中断，在_TNTA_引脚上输出__2_负脉冲，在第_2_读入负脉冲期
中断类型码。
第4章 存储器
1. 8086/8088CPU允许的最大存储空间是 1M ，地址号为0 H到 FFFFF H。 2. 存储器的扩展包括_字扩展_、位扩展_、同时扩展字位_三种方式。
3. CPU访问存储器时，实现片选信号的方法包括全译码法和部分译码_和线选法_。 4. 地址重叠的翻译方法是_线选法_和__部分译码法。
5. 存储器可根据用途和特点分类_内部存储器_和_外部存储器。
6. 一般微型计算机的存储系统主要由__CPU__、_主存_、高速缓存，辅助存储器和管理
一些存储器由硬件和软件组成。
7. 某RAM芯片的存储容量是4K×芯片引脚中有8位_12_根地址线，_8_根数据线。 8. 构成64K*8的存储系统，需要8K*1的芯片_64_片。 9. 保证动态RAM内容不消失，需要进行_刷新_操作。
10. 存储器可分为存储器的层次结构Cache 、 三级内存和辅存。
11. 存储器的层次结构越远CPU其存取速度 越慢 ，存储容量_越大 ，
价格_越便宜 。
第5章 数据传输的微型计算机和外设
1. CPU外设之间的数据传输方式是无条件的，查询方式_,_中断方式_和_DMA方式_。 2. 状态信息表示外设当前的工作状态，如READY表示输入设备已准备好信息，BUSY
表示输出设备是否能接收数据。
3. 由控制信息CPU用于控制外设界面的工作模式以及外设的启动和停止。 4. 为了保证信息的正常传输，通常使用就绪和忙碌 信号作为接口芯片占用外围设备的联系信号
现在微处理器与外围设备交换信息。
5. CPU与I/O接口间的信号一般包括 数据信号 ，三种类型的状态信号和控制信号。 6. 至少应该有一个接口电路，可以支持查询传输模式 数据 端口和状态 端口。
7. 存储器与存储器、存储器与外设之间的数据交换(不通过)CPU)应采用的
方法是DMA方式。
8. 中断时，当_接口_有数据要去CPU当输入或准备接收数据时，接口会向前移动CPU
发一个_中断请求_信号；在DMA当外设要求传输数据时，接口会方向_DMA控制器发_DMA请求_信号。
第6章 并行通信和接口技术
1. 串行通信可分为同步通信和_异步通信_。
2. 串行异步接口在接收时由_接收移位_寄存器将串行数据转换为并行数据。
并行数据由发送移位寄存器转换为串行数据。
3. RS-232C规定使用25 根插针的标准连接头；最高传输速率是20kbps。 4. InteL8255A是并行接口芯片
5. 8251芯片中设立了_奇/偶错，帧格式错 和__溢出错 三个错误标志 6. 8255A控制字的最高位D7= 1 时间表示控制字选择控制字
7. 8255A端口C根据位置复位控制字中的位置 D0 位置决定端口C的位置或复位。 8. 8255A端口A的工作模式由方式控制D6和D5 位决定。 9. 8255A端口B的工作方式由控制字选择D2 位决定。
10. RS-232C是数据通信设备与数据终端设备之间的标准接口，用于串行二进制交换。 11. Intel 8251A每个字符的数据位长度为5~8位，停止位长度为1位
位、1.5位或2位 。
12. 相邻两个字符在异步通信中的间隔可以是任何长度， 为了使其能够定期处理串
行数据。
13. 8255 有3 种工作方式， 其中方式2 只允许A 口使用。
14. 8255A内部包括两组控制电路，其中A组控制端口A和端口C的工作模式和阅读
/写操作，B组控制 端口B和端口C的低4位工作模式和读写操作 。
15. 8255A的A端口有3 它们是基本的输入/输出模式 、输入/输入选择
双向传输模式和双向传输模式 。
第7章 中断控制器