摘要 2019
计算机工程师而不是模拟布局工程师从事模拟布局自动化的大部分研究领域。因此，大多数解决方案忽略了工程师遵循的许多限制、约束和协议。 本文介绍了模拟布局工程师的专业知识，通过开发遵循相同逻辑的算法，创相同逻辑的算法，从而创建一个停滞不前的电子设计自动化 (EDA) 市场提供的工具更有效。
背景
几十年来，数字设计几乎完全自动化。然而，模拟电路设计的自动化还远未成熟，仍然是手动执行[1]。这是由于模拟集成电路设计的复杂结构。模拟设计具有更丰富、更复杂的设计约束，可能跨多个域(电气、电热、机电技术、几何域)。因此，该工具将设计工作从人类到计算机，并增加了参与设计的自动化。设计时间由合格的工程师自动化，从而降低成本和上市时间。 通常，任何模拟 CMOS 所有分为构建块。 每个块的布局极大地影响了电路性能[2]。 因此，模拟布局设计建块是模拟布局设计的关键步骤。 大多数电路的两个主要组成部分是； 它们是最关键的块，因为它们对错配的敏感性。 由于 IC 设备与预期值之间的绝对偏差通常是制造过程中的随机变化 20% 或更多。 但是，如果比较占用同一块硅片的两个相似器件，可以观察到它们具有几乎相同的电气参数，因为它们经历了相同的制造条件。 因此，匹配技术是保持模块内相对精度免受过程变化或热效应影响的重要步骤。 随着技术最小特性的降低，应力(扩散长度)和光刻图案效应等纳米效应会显著改变设备的特性。
该工具采用通用质心技术生成完全匹配的电流镜布局，这是该模块最常用的技术 [3]。 由于面积与良好性能之间的苛刻权衡，面临着许多挑战。
在这个工具中，考虑几何和寄生约束的方法比方程或图形更为确定。 开发算法跟踪工程师在使用通用质心匹配技术时遵循的相同步骤。 因此，第二步是开发完整的布局布线，并匹配任何给定的公共质心晶体管矩阵。 本文讨论的工具由自动化电流镜物理设计的整个过程两个主要部分组成。 一是匹配模式生成器，二是布局器和布线器 Synopsis 图形用户界面出现在定制编译器中 (GUI) 并使用支持 TCL 脚本语言开发。 由于与业界直接接触，该工具的结果被证实与 Silicon Vision 内部工程师开发的电路最相似。 用户输入功能和各种解决方案可以帮助设计师根据电路需要选择最佳解决方案，例如 对区域浪费或不匹配更敏感。 但它将开发时间从长时间缩短到几秒钟。 平均运行时间被评估为约 90 秒。
调研
以前的模拟布局自动化方法包括 BALLISTIC、ILAC、KOAN/ANAGRAM [4] 等，但它们仅在大学环境中开发，尚未在工业中流行。这些研究人员大多基于模拟退火 (SA) 对于优化框架，该框架具有一定的包装表示编码解决方案和一组对称约束来对称排列规定的晶体管 [5]。 这些算法很少考虑晶体管的方向，因此引入了不必要的布线绕道和布线不匹配。 其他人依靠将约束转换为一组方程，然后通过数学解决它们来获得解决方案。 此外，约束图已经开发出来了 [6]并采用广为人知的算法来解决它们。
数据集
实验指标
- 比较手动版图
- 跑通了DRC和LVS约束
这两部分都有使 ACML 各种功能脱颖而出； 首先，它使用匹配模式生成器 2 用户定义的输入为每个给定镜像生成 4 不同的模式。 无论是面积、寄生还是匹配，用户都可以根据项目需求中更重要的模式变化进行选择。 除了估计每个形状所需的路由通道外，它还为用户提供给定镜子的所有形状(纵横比)列表，然后用户可以选择更方便的平面图。 另外，关于布线阶段，ACML 工具生成布线完全匹配的布局，考虑到每个设备中的电流消耗，以避免电子迁移。此外，还实施了一些避免增加格栅极寄生的方法，其他方法是正确连接晶体管块 到电源（PMOS 或 NMOS 的 VDD 或接地）以避免闩锁问题。 所有生成的布局都经过物理验证检查； DRC 或 LVS。
具体方法
在这种方法中，我们尝试使用与工程师相同的逻辑过程，而不是处理约束方程。利用工业工程师的专业知识，已被证明是匹配大型电路的最佳技术。四分之一的单元方法 [图1] 这意味着只构建整个当前镜像 (阴影区) 匹配图案的四分之一，然后镜像到另一边建造一半 (2)实现交叉四元技术 [图2]我们将这一半水平翻转，然后垂直翻转，并将其一半，构建整个模式 … 该生成器主要分为两部分，一部分是在创建模式之前，另一部分是创建模式本身。第一节，设备分为2组；每个设备(单位总数)根据产品数量的手指和乘数；组4或2。4.本季度(复制4倍)可放置包含设备的设置，2集包含的设备可放置一半(重复两次或其余部分除4等于2)。分成set_four set_two两组 
生成器分为两个主要子部分，一个在创建模式之前，另一个是创建模式本身。 设备分为第一节 2 组； 乘法器(单元总数)的乘积取决于各设备的手指数量； 要么是一组四人组，要么是一组二人组。 四组包括四分之一的设备(重复四次)，两组包含一半的设备(重复两次或除以 4 后的余数是 2）。 例子： 设备 A：4 个（4 个一组中的 4 单元)，设备 B：6 个（4 个组中的 4 个单元和 2 个组中的 2 单元)，设备 C：2 个（2 个一组中的 2 个单元） 四人制：[A，B]； 二人一组：[B, C]
然后我们继续计算总数 (每个设备的乘积之和)，并创建当前镜像中所有可能形状的列表，称为。这些行数和列数表示预期匹配模式。根据长宽比，将根据楼层规划师的选择选择一对。除了行和列的数量增加，除了行和列的数量 (路由信道估计)[7]为地板规划器提供了模式的准确长度和宽度。在第二小节中，设备被安排成一个模式，有两个主要考虑因素: 一、二极管连接设备 (参考) 放置在中心，其次，同一行中的设备数量最小化，以获得更好的可布线性。
算法
该工具的输入是匹配设备及其数量 (n) 列表-每个与设备手指数量和乘数的乘积匹配，简单起见，称为单位数量。用户必须定义设备的是否共享，宽度是否允许划分。源漏共享意味着手指应2乘2放置。它有减少所需硅面积和寄生电容的好处 [8]。但是，如果设备的源未电连接 (共源共栅设备)不能做到这一点，会在边缘设备和图案中心设备之间产生不同的应力。因此，设计师可以在源共享或禁用此功能之间进行选择。 宽度划分意味着将每个晶体管的宽度除以二，这意味着单元数量增加了一倍。 若任何设备的单元数为奇数，则执行此过程，因为这是对该工具的挑战，因为该设备不能添加到四分之一或一半。 这一挑战可以通过两种不同的方式来解决； 因此，用户可以定义将呈现哪些解决方案。 第一种解决方案是宽度分割； 若任何设备的宽度接近技术的最小宽度，则不实用； 这就是为什么技术的最小宽度必须是该工具的输入。 第二种解决方案是增加一个虚拟手指，增加一个手指的数量，这将是偶数，因此设备可以添加到一半或四分之一。 然而，这种解决方案意味着浪费硅面积
因此，在提要自定义编译器中选择当前感兴趣的镜像后，出现以下对话框； 要求用户选择2个用户定义的输入。工具使用其他参数来计算反射镜的确切长度和宽度。因此，在提要自定义编译器中选择当前感兴趣的镜像后，出现以下对话框； 要求用户选择两个用户定义的输入。工具使用其他参数来计算电流镜的确切长度和宽度。 示例：A: 5, B: 4, C: 11, D: 10 解决方案 1（宽度划分=true）： A: 10, B: 8, C: 22, D: 20 解决方案2(宽度划分)=false）： A : 6, B: 4, C: 12, D: 10 在此步骤之后，处理这些输入以生成镜子的所有可能形状（列表）。 所有这些都展示给设计师，让他为自己的平面图选择方便的形状。 除行数和列数外，每对都附有所需的确切长度、宽度和布线通道。 此外，设计师还需要输入每个设备中的电流，这是路由器计算路由宽度的重要参数。选择方便的方法后，生成模式并传输到放置器和路由器，以生成完整的布局。
布局布线
在这种方法中，我们使用它 TCL 脚本语言构建人类模仿路由的工作，所有路由都遵循曼哈顿的方法 [9]。 该代码分为多个功能。首先，将多晶硅和栅极接触放置在每个栅极上，然后将其放置 NIMP 植入物外壳放置在多晶硅上 DRC 垂直金属(金属)的功能 2) 将所有源极连接在一起，也扩展了漏极金属的空间。 水平内部布线需要这个额外的空间。 其他功能包括制造金属 3 水平路线的功能，连接每行相同设备的漏极。 每条线的宽度取决于流动电流。 因此，并非所有的水平路线都有相同的宽度。 此外，每行设备上的水平路由数量取决于任何行中最大的设备数量。 放置水平布线后，执行金属函数 4 垂直布线连接到不同行之间各设备的漏极。 这些路线的数量取决于晶体管的总数，其宽度也取决于每条路线（晶体管）所需的电流能力。 其它功能包括将大块连接(大块触点)放置在不同行之间和整个块周围的功能， 最后，通过每次电气连接 2 过孔功能放置在具有相同名称的网络上； 每个网络都以其设备名称命名，以便在交叉点放置通孔。
根据硅视觉公司布局设计团队的反馈； 这种路由算法将时间复杂度从小时降低到秒，因为前镜像尺寸增加时，手动路由时间呈指数增长，但是，在我们的算法中，当镜像变大时，时间复杂度没有显著变化
值得跟进
- 约束图[6]
- ??? 一脸懵逼 感觉说了有感觉完全没说…
F. Atef et al., “Automated Current Mirror Layout (ACML) Tool,” 2019 31st International Conference on Microelectronics (ICM), 2019, pp. 182-185, doi: 10.1109/ICM48031.2019.9021930.