1、 CPU内核
epBpeqg
CPU中间是我们通常称之为核心芯片或CPU在核心位置，由单晶硅制成的芯片可以说是计算机的大脑。所有的计算、接受/存储命令和处理数据都在指甲盖的大小处进行。目前绝大多数CPU它们都采用了翻转核心的包装形式，即我们通常看到的CPU核心实际上是硅芯片的底部，它被封装在陶瓷电路基板上，这样做的好处是CPU与散热装置直接接触内核。如今，绝大多数技术也被使用。CPU上。而CPU核心的另一面，即覆盖在陶瓷电路基板下的一面，应与外部电路连接。现在的CPU有数千万计算的晶体管，它们必须连接到外部电路，连接方法是焊接每个晶体管到外部电路。例如Duron核心需要焊接3000条导线，奔腾4的数量为5000条，服务器64位处理器Itanium7500条。要把这么多焊点放在这么小的芯片上，这些焊点一定要很小，设计起来也要很小心。因为所有的计算都必须在小芯片上进行，所以CPU核心会散发出大量的热量。核心内部温度可达数百度，表面温度可达数十度。一旦温度过高，就会导致CPU许多电脑书籍或杂志经常强调操作异常甚至烧毁CPU散热的重要性。 至于CPU内核的内部结构更加复杂，CPU有三种基本操作：读取数据，处理数据，然后将数据写回存储器。由最简单的信息组成的数据，CPU只需要四个部分来实现它对数据的操作：指令、指令指示器、寄存器、算术逻辑单元，此外，CPU还包括一些额外的单位，协助基本单位完成工作。
t/af<lJ>:
2、 3DNow!(3D no waiting)
ooI<wjK
AMD公司开发的SIMD该指令集可以提高浮点和多媒体操作的速度，其指令数为21。
oAh k"5a,
3、 ALU(Arithmetic Logic Unit，算术逻辑单元)
c"K JRoj
数据传输单元和分支单元用于处理器计算的部分。
`{hijH*p~y
4、BGA(Ball Grid Array，球形矩阵排列)一种芯片包装形式，如82443BX。
`smP[,wG
5、BHT(branch prediction table，分支预测表)处理器用于确定分支行动方向的值表。
tSRMv>?
6、BPU(Branch Processing Unit，分支处理单元)CPU用于分支处理的区域。
sX:,kh
5、Brach Pediction(分支预测)从P从5时代开始的先进数据处理方法CPU判断程序分支的方向可以更快地计算速度。
oO|M)Ox`
6、Cache 即位于高速缓冲存储器的高速缓冲存储器CPU一种容量小但速度高的存储器与主内存之间。由于CPU的速度远高于主内存，CPU等待一定的时间周期直接从内存中获取数据，Cache中保存着CPU刚刚使用或回收的部分数据，当CPU这部分数据可以再次使用Cache中直接调用，减少了CPU等待时间提高了系统的效率。Cache又分为一级Cache(L1 Cache)和二级Cache(L2 Cache)，L1 Cache集成在CPU内部，L2 Cache早期一般焊接在主板上，现在也集成在主板上CPU常见容量为256KB或512KB L2 Cache。
drY8j7r C
7、CISC (复杂指令集计算机)和RISC(精简指令集计算机)CPU两种结构。它们之间的区别在于CPU设计理念和方法。 早期的CPU全部是CISC其设计目的是用最少的机器语言指令来完成所需的计算任务。比如乘法运算，在CISC架构的CPU你可能需要这样的指示:MUL ADDRA, ADDRB就可以将ADDRA和ADDRB数相乘并将结果存储在中间ADDRA中。将ADDRA, ADDRB将数据读入寄存器，相乘和将结果写回内存的操作都取决于CPU实现中间设计的逻辑。这种结构会增加CPU结构的复杂性和正确性CPU工艺要求，但对编译器的开发非常有利。比如上面的例子，C程序中的a*=b可直接编译成乘法指令。今天只有Intel及其兼容CPU还在使用CISC架构。 RISC架构要求软件指定每个操作步骤。如果要在上面的例子RISC实现架构，将ADDRA, ADDRB在寄存器中读取数据，必须通过软件实现相乘和将结果写回内存的操作，例如：MOV A, ADDRA; MOV B, ADDRB; MUL A, B; STR ADDRA, A。这种结构可以减少CPU允许在同一工艺水平下生产更强大的复杂性和功能CPU，但对于编译器的设计有更高的要求。
dk;-=/t
8、CISC指令 （Complex Instruction Set Computing）复杂指令集CPU执行的指令是复杂的指令集，完全使用复杂的指令来支持高级语言、应用程序和操作系统。
_,HWu70C
9、CPU
pX {r{C
Central Pocessing Unit中央处理器是计算机的头脑，大部分数据信息都是由它完成的。其工作速度直接影响整个计算机的运行速度。CPU可分为控制单元（Control Unit；CU）、逻辑单元（Arithmetic Logic Unit；ALU）、存储单元（Memory Unit；MU）三大部分。
sIu2C^pJ
无论是中低端路由器还是高端路由器，CPU都是路由器的心脏。通常在中低端路由器中，CPU负责交换路由信息、查找路由表和转发数据包。在上述路由器中，CPU其能力直接影响路由器的吞吐量(路由表搜索时间)和路由计算能力(网络路由收敛时间)。在高端路由器中，通常包括转发和查表ASIC芯片完成，CPU只实现路由协议、路由计算和路由表分配。由于技术的发展，硬件(专用芯片)可以实现路由器中的许多工作。CPU性能并不完全反映路由器的性能。路由器的性能体现在路由器吞吐量、延迟和路由计算能力上。
c:D M!>3>
10、Data Forwarding(数据发送前)
a/ I
CPU将一个单元的输出值内容复制到另一个单元的输入值个单元的输入值。
dHs)H&ap
11、Decode(指令解码)
sYB?Yc]A
由于X86指令长度不一致，必须用一个单元翻译，真正的核心必须按照翻译后的要求工作。
oO{e%I&{;
12、EC(Embedded Controller，嵌入式控制器)
oK~g _4
在一组特定系统中，新增到固定位置的控制装置称为嵌入式控制器。
d *V {k
13、Embedded Chips (嵌入式)特殊用途CPU，通常放置在非计算机系统中，如家用电器。
`]l< Z/z
14、EPIC (explicitly parallel instruction code，并行指令代码)
_ 5McNxU'
英特尔的64位芯片架构本身无法执行x86指令可以通过译码器兼容旧的x只是运算速度比真正的32位芯片低。
t}<'^&%}Z
15、FADD（Floationg Point Addition，浮点加）
osQa~q|
FCPGA(Flip Chip Pin Grid Array，反转芯片针脚格阵列) 一种芯片包装形式，如奔腾III 370。
poOVVE
16、 FEMMS （Fast Entry/Exit Multimedia State，快速进入/退出多媒体状态)
d` 2D`[v
在多能奔腾之中，MMX浮点单元不能同时运行。新芯片加速了两者之间的切换，即FEMMS。
d" &D C
17、FFT （fastFourier transform，快速热欧姆转换）一种复杂的算法，可以测试CPU的浮点能力。
_5HY$9d
18、FID (FID：Frequency identify，频率鉴别号码)奔腾III通过ID号来检查CPU频率的方法，能够有效防止Remark。
sH3DDz=
19、FIFO (First Input First Output，先入先出队列)
tZr#dp
这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。
pVZ8Fm
20、FLOP (Floating Point Operations Per Second，浮点操作/秒)计算CPU浮点能力的一个单位。
cW#=^nkg_
21、FPU (Float Point Unit，浮点运算单元)
c/Z0pEE
FPU是专用于浮点运算的处理器，以前的FPU是一种单独芯片，在486之后，英特尔把FPU与集成在CPU之内。
_U^Ad"CV
22、IA (Intel Architecture，英特尔架构)英特尔公司开发的x86芯片结构。
o3m1~
23、IA64架构
tbxK)O<Su
IA64处理器I-tanium（安腾）是Intel自推出32位微处理器以来，在高性能计算机领域的又一座里程碑。基于IA64处理器架构的服务器具有64位运算能力、64位寻址空间和64位数据通路，突破了传统IA32架构的许多限制，在数据的处理能力，系统的稳定性、安全性、可用性、可观理性等方面获得了突破性的提高
d6|K=q?<
24、ID （identify，鉴别号码）用于判断不同芯片的识别代码。
`,hb,g0Om
25、IMM （Intel Mobile Module, 英特尔移动模块）
c e 1S6vz
英特尔开发用于笔记本电脑的处理器模块，集成了CPU和其它控制设备。
s,LE#e$/
26、 Instruction Coloring （指令分类）
pYcJ)$}
一种制造预测执行指令的技术，一旦预测判断被相应的指令决定以后，处理器就会相同的指令处理同类的判断。
s/7G;Ljl P
27、Instruction Issue （指令发送）
cknLa{FdE
它是第一个CPU管道，用于接收内存送到的指令，并把它发到执行单元。
`~ JO+Sg
28、Instructions Cache （指令缓存） 由于系统主内存的速度较慢，当CPU读取指令的时候，会导致CPU停下来等待内存传输的情况。指令缓存就是在主内存与CPU之间增加一个快速的存储区域，即使CPU未要求到指令，主内存也会自动把指令预先送到指令缓存，当CPU要求到指令时，可以直接从指令缓存中读出，无须再存取主内存，减少了CPU的等待时间。
`ZbTBr?6E
29、IPC （Instructions Per Clock Cycle，指令/时钟周期）表示在一个时钟周期用可以完成的指令数目。
rR(xpS0Ce]
30、 L2Cache
v"uEu)gM
就是二级缓存，是为内存和CPU交换数据提供缓冲区的。只所以大部分主板上都有CACHE芯片或插槽，是因其与CPU之间的数据交换要比内存和CPU之间的数据交换快的多。现在所有的台式电脑CPU内部几乎都直接集成，象PIIII的二级缓存为256KB。
u;_>zB)F
31、 Latency 、（潜伏期）
b_lZ*`
从字面上了解其含义是比较困难的，实际上，它表示完全执行一个指令所需的时钟周期，潜伏期越少越好。严格来说，潜伏期包括一个指令从接收到发送的全过程。现今的大多数x86指令都需要约5个时钟周期，但这些周期之中有部分是与其它指令交迭在一起的（并行处理），因此CPU制造商宣传的潜伏期要比实际的时间长。
fn5 };/w*
32、MMX
g !,)hV
英特尔?MMX?技术设计用于加快多媒体和通信应用的运行速度。该技术加入了新的指令和数据类型，使应用达到更高水平的性能。它充分利用了许多多媒体和通信算法中固有的并行计算能力，同时还完全兼容现有的操作系统和应用。
rJ^^TbHy
（MultiMedia Extensions，多媒体扩展指令集）
qVt$>z!9
英特尔开发的最早期SIMD指令集，可以增强浮点和多媒体运算的速度。
uCb3(R-P
33、PA-RISC
b[1n)`9E_
HP（惠普）公司自已开发、研制的适用于服务器的处理器。RISC芯片PA-RISC于1986年问世。第一款芯片的型号为PA-8000，主频为180MHz，后来陆续推出PA-8200、PA-8500和PA-8600等型号。
b-*`=Htc
34、PIB （Processor In a Box，盒装处理器）
f8:K)
CPU厂商正式在市面上发售的产品，通常要比OEM（Original Equipment Manufacturer，原始设备制造商）厂商流通到市场的散装芯片贵，但只有PIB拥有厂商正式的保修权利。
u'I&*aA
35、Post-RISC
q'zKQl
一种新型的处理器架构，它的内核是RISC，而外围是CISC，结合了两种架构的优点，拥有预测执行、处理器重命名等先进特性。
vtRbu)
36、PowerPC处理器
f1Ac`;+
90年代，IBM、Apple和Motorola开发PowerPC芯片成功，并制造出基于PowerPC的多处理器计算机。PowerPC架构的特点是可伸缩性好、方便灵活。第一代PowerPC采用0.6微米的生产工艺，晶体管的集成度达到单芯片300万个。2000年，IBM开始大批推出采用铜芯片的产品。铜技术取代了已经沿用了30年的铝技术，使硅芯片CPU的生产工艺达到了0.20微米的水平，单芯片集成2亿个晶体管，大大提高了运算性能。而1.85V的低电压操作（原为2.5V）大大降低了芯片的功耗，容易散热，从而大大提高了系统的稳定性。
b^|Kk9/Wy
37、 Register Pressure （寄存器不足）
g'A*Nv[qM+
软件算法执行时所需的寄存器数目受到限制。对于X86处理器来说，寄存器不足已经成为了它的最大特点，因此AMD才想在下一代芯片K8之中，增加寄存器的数量。
vl~ })
38、Register Pressure （寄存器重命名）
rZ7/k^Ix"
把一个指令的输出值重新定位到一个任意的内部寄存器。在x86架构中，这类情况是常常出现的，如：一个fld或fxch或mov指令需要同一个目标寄存器时，就要动用到寄存器重命名。
a(fX! A>Q
39、Remark （芯片频率重标识）
erF/`Qw9@
芯片制造商为了方便自己的产品定级，把大部分CPU都设置为可以自由调节倍频和外频，它在同一批CPU中选出好的定为较高的一级，性能不足的定位较低的一级，这些都在工厂内部完成，是合法的频率定位方法。但出厂以后，经销商把低档的CPU超频后，贴上新的标签，当成高档CPU卖的非法频率定位则称为Remark。因为生产商有权力改变自己的产品，而经销商这样做就是侵犯版权，不要以为只有软件才有版权，硬件也有版权呢
bT;`R+sEN
40、RISC (Reduced Instruction Set Computing，精简指令集计算机)一种指令长度较短的计算机，其运行速度比CISC要快。
q+G@4#_
41、RISC (精简指令集计算机)和CISC(复杂指令集计算机)是当前CPU的两种架构。它们的区别在于不同的CPU设计理念和方法。 早期的CPU全部是CISC架构，它的设计目的是要用最少的机器语言指令来完成所需的计算任务。比如对于乘法运算，在CISC架构的CPU上，您可能需要这样一条指令：MUL ADDRA, ADDRB就可以将ADDRA和ADDRB中的数相乘并将结果储存在ADDRA中。将ADDRA, ADDRB中的数据读入寄存器，相乘和将结果写回内存的操作全部依赖于CPU中设计的逻辑来实现。这种架构会增加CPU结构的复杂性和对CPU工艺的要求，但对于编译器的开发十分有利。比如上面的例子，C程序中的a*=b就可以直接编译为一条乘法指令。今天只有Intel及其兼容CPU还在使用CISC架构。 RISC架构要求软件来指定各个操作步骤。上面的例子如果要在RISC架构上实现，将ADDRA, ADDRB中的数据读入寄存器，相乘和将结果写回内存的操作都必须由软件来实现，比如：MOV A, ADDRA; MOV B, ADDRB; MUL A, B; STR ADDRA, A。这种架构可以降低CPU的复杂性以及允许在同样的工艺水平下生产出功能更强大的CPU，但对于编译器的设计有更高的要求。
vT=vM+0
42、SDRAM (Synchronous Dynamic RAM) 是指 DRAM 所使用的时脉能够与 CPU 的外频相同，如此一来 CPU 和汇流排可以同步 (synchronous) 存取记忆体当中的资讯，效率比起 EDO RAM 较佳。 目前 SDRAM 是市面上主要的随机存取记忆体，一般常见的是 168 pin 的接脚，使用 3.3 伏特的电压 (和 EDO RAM 所使用的 5 伏特不同)，为了配合CPU 的外频，一般有 66 MHz 与 100 MHz 两种规格，後者因为符合 Intel 所制定的 100MHz 外频，所以俗称 PC-100 记忆体。
v +10MZ/0
43、SSE
c!k>XD
它包括70条指令，其中包含单指令多数据浮点计算、以及额外的SIMD整数和高速缓存控制指令。其优势包括：更高分辨率的图像浏览和处理、高质量音频、MPEG2视频、同时MPEG2加解密；语音识别占用更少CPU资源；更高精度和更快响应速度。
e%M; ,
44、SSE指令集
flN0}r:m
因特网数据流单指令序列扩展（SSE，Streaming SIMD Extensions），是对MMX指令的扩展和改进。在MMX基础上添加到70条指令，加强CPU处理3D网页和其它音、象信息技术处理的能力。CPU所具有的特殊扩展指令集，需要应用程序的相应支持下才能发挥作用。
r#EIP+AXk
45、SSE2
uF ms.YX#y
互联网SIMD流技术扩展是一些能够减少运行一个特殊程序所需整体指令数量的指令。从而它们能够提高性能，并能够加快许多应用的运行，包括视频、话音、图像、照片处理、加密、财务、工程和科学应用。NetBurst微体系结构新添加了144条SSE指令，称为SSE2。
uQ>P:2n
46、SSE2指令集
b.E cxqB
提供了144个新的128位多媒体指令，其中包含了 128bit SIMD Interger Arithmetic 及 128bit SIMD Double-Precision 浮点指令，更好的支持DVD播放，音频和3D图形数据处理，网络流数据处理等。
bG J/dg
47、Throughput （吞吐量）
f Z(TK}w
它包括两种含义： 第一种：执行一条指令所需的最少时钟周期数，越少越好。执行的速度越快，下一条指令和它抢占资源的机率也越少。。 第一种：在一定时间内可以执行的最多指令数，当然是越大越好。
qz`.Uf
48、UltraSPARCTM处理器
qPq]D}*/
是SUN公司用在服务器和工作站上的处理器，1999年6月，UltraSPARCⅢ首次亮相。它采用先进的0.18微米工艺制造，全部采用64位结构和VIS指令集，时钟频率从600MHz起，可用于高达1000个处理器协同工作的系统上。UltraSPARCⅢ和Solaris操作系统的应用实现了百分之百的二进制兼容，完全支持客户的软件投资，得到众多的独立软件供应商的支持。
vb=]op>?
49、VLIW (Very Long Instruction Word，超长指令字)
f.2F/ wn
一种非常长的指令组合，它把许多条指令连在一起，增加了运算的速度。
al|OmeN+m
50、X86-64
g/|fFgs
AMD公司设计，可以在同一时间内处理64位的整数运算，并兼容于X86-32架构。其中支持64位逻辑定址，同时提供转换为32位定址选项；但数据操作指令默认为32位和8位，提供转换成64位和16位的选项；支持常规用途寄存器，如果是32位运算操作，就要将结果扩展成完整的64位。这样，指令中有“直接执行”和“转换执行”的区别，其指令字段是8位或32位，可以避免字段过长。
vc=' a$ (
51、笔记本CPU
qTxWU %
专门针对笔记本电脑所设计的移动版处理器。由于受到笔记本电脑电池容量及使用时间的限制，移动版芯片往往会通过降低工作频率或是前端总线的做法，从求降低处理器功耗从而达到延长使用时间的要求。为了降低进一步功耗移动版处理器往往都会率先应用一些先进的制造技术(包括封装形式)及节能技术，例如可自动调整工作频率及电压的SpeedStep技术(包括Enhanced SpeedStep)，Deep Sleep、Deep Sleeper休眠模式，而桌面版本处理器是不支援这些节能技术的，这也就是桌面版与移动版处理器的最显著区别所在。
uN]Up|A zb
52、超标量流水线
fd?&{5<V
在一个时钟周期内一条流水线可执行一条以上的指令。一条指令分为十几段指令来由不同电路单元完成。
b)7F3 hi>K
53、 超线程
eA[oI<6P_
即Hyperthreading Technology。HT技术就是利用特殊的硬件指令，把两个逻辑内核模拟成两个物理芯片，让单个处理器都能使用线程级并行计算，从而兼容多线程操作系统和软件并提高处理器的性能。操作系统或者应用软件的多线程可以同时运行于一个处理器上，两个逻辑处理器共享一组处理器执行单元，并行完成加、乘、负载等操作。在同一时间里，应用程序可以使用芯片的不同部分。虽然单线程芯片每秒钟能够处理成千上万条指令，但是在任一时刻只能够对一条指令进行操作。而“HT”技术可以使芯片同时进行多线程处理。当在支持多处理器的Windows XP或Linux等操作系统之下运行时，同时运行多个不同的软件程序可以获得更高的运行效率。这两种方式都可使计算机用户获得更优异的性能和更短的等待时间。
tu Yku>
54、处理器缓存
o8'Eb1a
Cache(高速缓冲存储器)是位于CPU与主内存间的一种容量较小但速度很高的存储器。由于CPU的速度远高于主内存,CPU直接从内存中存取数据要等待一定时间周期,Cache中保存着CPU刚用过或循环使用的一部分数据,当CPU再次使用该部分数据时可从Cache中直接调用,这样就减少了CPU的等待时间,提高了系统的效率。Cache又分为一级Cache(L1 Cache)和二级Cache(L2 Cache),L1 Cache集成在CPU内部,L2 Cache早期一般是焊在主板上,现在也都集成在CPU内部，常见的容量有256KB或512KB L2 Cache。
`cH5u;zK4`
55、处理器类型
df q&OoXd
CPU是计算机的“大脑”，是衡量服务器性能的首要指标。服务器具有大数据量吞吐能力、超强的稳定性、长时间运行等严格要求，因此对CPU的要求比较高。一般PC服务器的CPU都是32位的，如Intel Xeon, AMD Athlon。而更高档的服务器采用64位处理器，如Alpha 21264, Sun SPARC II, HP PA-8000等。
aitVCvxY|
处理器就是我们通常所说的CPU。目前品牌机市场上的CPU主要有英特尔Intel、超微AMD以及威盛VIA三类。主要产品有Intel的Pentium和Celeron系列、AMD的Duron和Athlon系列、VIA的Cyrix系列。Intel处理器所占市场份额最大，AMD次之，VIA则相对最少。目前Intel的Pentium 4处理器以其卓越的性能占据市场主流，而AMD产品则是一些攒机发烧友的最爱。
oNGT-CO1
56、处理器主频
sBg[Llgl
处理器主频指的是CPU的工作频率，是CPU内核（整数和浮点运算器）电路的实际运行频率。目前台式机市场上处理器的主频均在500MHz之上，同类系列产品主频越大则运算速度越快，产品则越加高档。
py?% J6|
57、断电保护功能
`|Y p9f,
所谓断电保护功能，即切换设备在正常工作时可存储最后的通道切换命令，当因突发情况发生断电后，设备仍将保存此命令，待接电后设备自动恢复为原有的切换状态。
d@7TNe1R
58、分枝预测 （branch prediction），由于条件分枝必须根据等待处理后的结果再执行，这样有些电路单元处于空闲状态等待，出现时钟周期的滞留延长。如果将分枝执行结果预测得到，那么就可提前执行相应的指令，提高CPU运算速度。这就是分枝预测技术。但如果分枝预测结果错误，那么就得将已经预测结果的指令全部清楚，重新执行正确的指令，这样反而比不进行分枝预测来得快，所以分支预测技术的准确性至关重要！
clvdyba2q
59、高级转移缓存 （ATC，Advanced Transfer Cache），CPU内核继承、低发应时间、多路联合并行处理二级缓存架构。它将处理器内部填充缓存的数量增加，保证CPU能获得更低的反应时间，增加数据的流量
o}Cqs&z<e
60、高速互斥缓存 （Mutually exclusive），是指在二级缓存中不包含一级缓存中出现过的指令和数据流，两者完全独立运行，这样可以提高数据读取效能，避免占用有限的缓存空间。
t%lhb=cXK
61、回写高速缓存 （Write Back），它对读和写操作均有效，速度较快。而采用写通(Write－through)结构的高速缓存，仅对读操作有效。
tkLzeu1Aq
62、 乱序执行（out-of-orderexecution），是指CPU允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。这样将根据个电路单元的状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给相应电路单元执行，在这期间不按规定顺序执行指令，然后由重新排列单元将各执行单元结果按指令顺序重新排列。 分枝技术：（branch）指令进行运算时需要等待结果，一般无条件分枝只需要按指令顺序执行，而条件分枝必须根据处理后的结果，再决定是否按原先顺序进行。
_oA jno,
63、 双独立总线结构 （GTL+），这种结构可以使整个系统速度得到很大的提高。一条总线负责系统内存，另一条连接二级缓存中。 ALPHA EV6切换式总线：多线程处理的点到点拓扑结构。总线带宽达到4.2GB/s，具有强大的处理能力。
_Yc">_t6h
64、 推测执行 （speculatlon execution），在分枝预测进行预测结果后所进行的处理就称为推测执行。
dC{^9tlw
65、 位
pE_R +C4T
计算机的运算单位，在数字运算中采用二进制，“0”和“1”，在CPU中都是一位。
oa/;uf[
66、协处理器
sc}q/ z+
协处理器或者叫数学协处理器，协处理器主要的功能就是负责浮点运算。目前，协处理器的功能也不再局限于增强浮点运算，现在CPU的浮点单元（协处理器）往往对多媒体指令进行了优化。
`%LSI>]>
67、制造工艺
`mw*NN8q
Pentium CPU的制造工艺是0.35微米， PII和赛扬可以达到0.25微米，最新的CPU制造工艺可以达到0.13微米，并且将采用铜配线技术，可以极大地提高CPU的集成度和工作频率。
ccQO&Din
68、追踪缓存（Trace Cache），在奔腾IV一级缓存中，一般一级缓存中的指令缓存都是即时解码：而追踪缓存无须每次都进行解码指令，直接做解码，这些指令称为微指令（micro-ops），12K容量能存储12000个微指令。相比可以有效地增加在高速时脉下对指令的解码能力。
thBINe`;
69、字长
oW?V$ *Y3
在同一时间中处理二进制数的位数叫字长。通常称处理字长为8位数据的CPU叫8位CPU，32位CPU就是在同一时间内处理字长为32位的二进制数据，现在是64位了。