可靠性（Reliability）我们主要典型地测量产品的耐久性IC浴缸曲线可用于产品的生命周期（Bathtub Curve）来表示。
集成电路故障的原因大致分为三个阶段： Region (I) 被称为早逝（Infancy period）, 现阶段产品失效率迅速下降，原因是失效IC设计生产过程中的缺陷； Region (II) 被称为使用期（Useful life period）, 现阶段产品失效率保持稳定，失效的原因往往是随机的，如温度变化等； Region (III) 被称为磨耗期（Wear-Out period） 这个阶段产品的失效率会快速升高，失效的原因就是产品的长期使用所造成的老化等。
老化筛选军工级器件 部件寿命试验 ESD等级、Latch_up测试评价 高低温性能分析试验 集成电路微缺陷分析 无损检测和分析封装缺陷 电迁移、热载流子评价分析
按试验等级分为以下几类：
1.使用寿命测试项目（Life test items） EFR：早期失效等级测试（ Early fail Rate Test ） 目的：评估过程的稳定性，加快缺陷失效率，去除自然原因失效的产品 测试条件：在特定时间内动态提高温度和电压测试产品 失效机制：材料或工艺缺陷，包括氧化层缺陷、金属刻镀、离子污染等生产失效 参考标准： JESD22-A108-A EIAJED- 4701-D101
HTOL/ LTOL：高/低温操作生命期试验（High/ Low Temperature Operating Life ） 目的：在超热和超电压条件下设备的耐久性 测试条件: 125℃，1.1VCC, 动态测试 故障机制：电子迁移、氧化层破裂、相互扩散、不稳定、离子污染等 参考数据： 125℃1000小时测试通过IC可以保证持续使用4年，2000小时测试持续使用8年；150℃ 1000小时测试保证8年，2000小时保证28年 参考标准： MIT-STD-883E Method 1005.8 JESD22-A108-A EIAJED- 4701-D101
二、环境测试项目（Environmental test items）
PRE-CON：预处理测试（ Precondition Test ） 目的：模拟IC在存在一定湿度和温度条件下的耐久性，即在使用前IC储存从生产到使用的可靠性
THB：加速式温湿度及偏压测试（Temperature Humidity Bias Test ） 目的：评估IC产品在高温、高湿度、偏压条件下抵抗水分的能力，加速其失效过程 测试条件：85℃，85%RH, 1.1 VCC, Static bias 故障机制：电解腐蚀 参考标准： JESD22-A101-D EIAJED- 4701-D122
高加速温湿度和偏压试验（HAST: Highly Accelerated Stress Test ） 目的：评估IC高温、高湿度、高压条件下产品对湿度的抵抗力，加速其失效过程 测试条件：130℃， 85%RH, 1.1 VCC, Static bias，2.3 atm 故障机制：电离腐蚀、封装密封 参考标准： JESD22-A110
PCT：高压蒸煮试验 Pressure Cook Test (Autoclave Test) 目的：评估IC产品在高温、高湿度、高压条件下对湿度的抵抗力，加速其故障过程 测试条件：130℃， 85%RH, Static bias，15PSIG（2 atm） 故障机制：化学金属腐蚀、封装密封 参考标准： JESD22-A102 EIAJED- 4701-B123 *HAST与THB不同在于温度较高，考虑到压力因素，实验时间可以缩短，PCT不加偏压，但湿度增加。
TCT：高低温循环试验（Temperature Cycling Test ） 目的：评估IC金属不同热膨胀系数的金属界面的接触良率。该方法是通过循环流动的空气从高温到低温重复变化 测试条件： Condition B:-55℃ to 125℃ Condition C: -65℃ to 150℃ 故障机制：电介质、导体和绝缘体、不同界面的分层 参考标准： MIT-STD-883E Method 1010.7 JESD22-A104-A EIAJED- 4701-B-131
TST：高低温冲击试验（Thermal Shock Test ） 目的：评估IC金属不同热膨胀系数的金属之间界面的接触良率。该方法是检测循环液体从高温到低温的重复变化 测试条件： Condition B: - 55℃ to 125℃ Condition C: - 65℃ to 150℃ 故障机制：电介质断裂、材料老化（如bond wires）, 机械变形导体 参考标准： MIT-STD-883E Method 1011.9 JESD22-B106 EIAJED- 4701-B-141
- TCT与TST的区别在于TCT偏重于package 的测试，而TST注重晶园测试
HTST：高温储存试验（High Temperature Storage Life Test ） 目的：评估IC在实际使用前，产品在高温条件下保持几年的生命时间 测试条件：150℃ 失效机制：化学和扩散效应，Au-Al 共金效应 参考标准： MIT-STD-883E Method 1008.2 JESD22-A103-A EIAJED- 4701-B111
可焊性试验（Solderability Test ） 目的：评估IC leads在粘锡过程中的可靠度 测试方法： Step1：蒸汽老化8 小时 Step2：浸入245℃锡盆中 5秒 失效标准（Failure Criterion）：至少95％良率 具体测试条件和估算结果可参考以下标准 MIT-STD-883E Method 2003.7 JESD22-B102
SHT Test:耐久性焊接热试验（ Solder Heat Resistivity Test ） 目的：评估IC 对瞬时高温的敏感性 测试方法：入侵260℃ 锡盆中10秒 失效标准（Failure Criterion）：根据电试结果 具体测试条件和估算结果可参考以下标准 MIT-STD-883E Method 2003.7 EIAJED- 4701-B106
三、耐久性测试项目（Endurance test items ） 周期耐久性测试（Endurance Cycling Test ） 目的：评估非挥发性memory多次读写计算器件的持久性能 Test Method：将数据写入memory存储单元在擦除数据并重复此过程中多次 测试条件：室温或更高，每个数据的读写次数达到100k~1000k 参考标准： MIT-STD-883E Method 1033
数据保持力测试（Data Retention Test） 目的：重复读写后加速非挥发性memory设备存储节点的电荷损失 测试条件：在高温条件下写入数据memory存储单元后，多次读取验证单元中的数据 失效机制：150℃
当集成电路进入深亚微米尺度时，可靠性问题日益突出。这些可靠性问题会导致阈值电压和驱动电流漂移，退化性能，影响使用寿命。
生产线试流片后通常进行可靠性认证。地图设计师根据工艺要求设计了一套完整的可靠性测试结构，并在使用相应的工艺流片后进行测试。测试结果的分析可应用于行业的一般可靠性经验模型，并计算相应的寿命。可靠性测试是一项耗时的工作，例如，金属线的电迁移测试至少需要 500 产品高温运行寿命测试小时（HTOL）则需要 1 000 小时。如果出现故障，需要重复优化过程，无法计算时间，这无疑增加了研发成本，延迟了产品的推出时间（Time-To-Market）。若能在初始电路设计阶段考虑到可靠性问题，则可以控制，避免反复改进甚至迷失方向的困境。越来越多的研发人员提出可靠性设计（Design-For-Reliability）设计高可靠性电路的概念。然而，在设计中，考虑到电路的可靠性，需要建模可靠性故障过程，使用该模型模拟设备或电路，然后用实际测试数据进行修正，最终得到一个模拟设备或电路的实际劣化（Degradation）精确模型。 本文重点介绍了集成电路制造中的几个可靠性问题。
可靠性及其模型 目前关注的可靠性问题可分为以下几类膜中的可靠性问题，主要具有经时击穿特性 TDDB（Time-Dependent Dielectric Breakdown）；前道工艺晶体管的可靠性，注入热载流子主要有 HCI（hot Carrier Injection）、负偏压温度不稳定 NBTI（Negative Bias Temperature Instability）；以及后道工艺的可靠性，主要有电迁移 EM（Electro-Migration）和应力迁移SM（Stress-Migration）。
1 TDDB物理机理
在集成电路行业的早期阶段，格栅氧的可靠性一直是一个重要的问题，随着设备尺寸的减小，格栅介质层也会减薄。氧化膜的几年里，氧化膜的厚度接近几个纳米，因此氧化膜中的任何缺陷、杂质或界面状态都会对栅氧产生重大影响。此外，格栅氧的故障过程是一个积累过程，氧化膜中的缺陷很容易捕获电子。随着时间的推移，电子积累会在一定程度上形成一个通道，导致氧化膜被击穿，致器件失效。
随着器件尺寸的进一步缩小，高介电常数介质（high k）作为栅氧的替代材料成为必然趋势。然而 k 值越高，介质击穿电场 Ebd 越低，根据Joe等人的解释，由于 high k 材料中存在局部高电场，导致极化分子键的扭曲甚至断裂，降低了介质层的击穿强度。Joe 等人还发现，在同样的厚度下，high k 材料比 SiO2 具有更小的 β 值，也就是说high k 材料具有更大的离散度，这是由于缺陷/陷阱的单位尺寸随 k 值的升高而增大。Kenji等人研究了 high k 材料的漏电流逐步升高现象的原因，认为在介质层中的软击穿不同时间在多个位置发生，提出了多重软击穿机制，high k 材料的可靠性问题还需要进一步进行深入研究。
2 晶体管可靠性
晶体管可靠性中最受关注的问题是HCI 和 NBTI，其中 HCI 效应通常发生在短沟道 NMOSFET 器件中，尤其在沟道横向电场较大的情况下较为严重。而 NBTI 效应是发生在 PMOSFET 器件中，但无论器件沟道长短均会产生，并且随着栅介质膜减薄变得愈加严重。另外，除了随时间延长器件性能退化，在芯片测试的高温老化过程中也会发生 NBTI 效应，因此，NBTI 已不仅影响器件的寿命，同时还影响了成品率，直接关系到制造商的经济效益。
物理机理
HCI 导致 MOSFET 性能随时间退化是个重要的可靠性问题。所谓热载流子即高能载流子，在沟道横向电场作用下靠近漏极的载流子被加速，与晶格碰撞后产生电子-空穴对。一部分能量较低的电子经漏极流出，另一部分能量较高的电子则跨过 Si/SiO2 界面势垒进入 SiO2 介质层，从而形成一个小的栅极电流Ig；而空穴则由衬底电极引出，形成一个衬底电流Isub。衬底电流的大小是 HCI 效应强弱的标志量。沟道热载流子与 Si/SiO2 界面的晶格碰撞会产生界面态，同时注入 SiO2 介质层的电子会陷入其中形成陷阱电荷。陷阱电荷和界面态影响了沟道载流子迁移率和有效沟道电势，使阈值电压、驱动电流和跨导产生漂移，器件性能退化。对于 NMOSFET 的 HCI 效应的抗击能力可用衬底电流的大小进行评判，而对于 PMOSFET 的 HCI 效应可用栅电流或衬底电流进行监测。
NBTI 通常产生于 PMOSFET 中，当栅极加上负电压，或器件处于一定的温度下，NBTI 效应就会产生。栅极加上负电压后，空穴陷入Si/SiO2 界面陷阱中，形成一层界面态，并且成为氧化膜中的固定电荷，导致阈值电压（Vt）和关态电流（Ioff）的上升，以及饱和电流（Idsat）和跨导（Gm）的下降。NBTI 效应与器件沟道长短无关，但与栅氧化层厚度成反比，尤其对于超薄栅氧情况下， NBTI 效应更加严重。
在短沟道器件中，情况更为复杂。T.Enda等人在研究 PMOS 的 HCI 过程中发现，在沟道中心位置发生的 HCI 物理机制与 NBTI 相似，可能由于热空穴在沟道电场中被加速，产生了 NBTI 效应。另外，工艺产生的应力对短沟道器件的寿命有着重要的影响。J.R.Shih 等人和 Takaoki Sasaki 等人分别观察到器件受侧墙（spacer）和 SiN 薄膜应力后HCI 和 NBTI 退化更为严重。
3 电迁移（EM）
后道金属互连工艺的可靠性问题主要有 EM 和 SM 两种。SM 是由于金属材料与绝缘介质的热膨胀系数存在较大差异导致接触面产生较强机械应力，该应力会致使金属原子发生迁移从而在连线上产生裂纹或空洞，结果引起器件或电路性能退化甚至失效。 SM 是一种与环境温度变化相关的退化行为，而并非电流/电压加速退化所致，所以难以进行可靠性建模与仿真，因此在此只讨论 EM 问题。
物理机理
后道工艺集成中主要的可靠性问题是金属的电迁移。在互连的系统中，金属线和通孔受到电流中电子的碰撞，产生能量交换，使晶格离子获得能量离开原来的位置，并在沿着电子运动方向漂移。由于金属结构中存在着缺陷或晶界交叉点，金属原子空位容易在这些地方聚集，随着时间的推移，空位容易成长为空洞，宏观上可以看见金属线条或通孔变得不连续，甚至断裂，造成电流的阻断。发生电迁移的地方电阻升高，在器件工作过程时造成局部过热，从而使器件失效。随着器件的等比例缩小，互连线的尺寸也相应减小，因此增加了电流密度和功率密度，EM效应更为严重。
当传统的 Al/SiO2 逐步被 Cu/low k 材料所代替时，芯片性能有了较大幅度提升，然而 Cu/low k 的 EM/SM 寿命却下降，并且引发了新的可靠性失效机制：low k 材料具有很小的弹性模量和热机械约束。因此相比于 SiO2，铜原子在 low k 材料中的反向扩散（back-diffusion）能力更小，导致迁移的铜原子总量增加，使器件寿命下降。为改善铜互连中的 EM 问题，阻挡层起着重要的作用，S. Matsumoto 等人验证了选择合适的阻挡层厚度对防止 EM 有着显著的作用。