数字逻辑门是一种电子电路，它根据输入上存在的数字信号的组合做出逻辑决策
数字逻辑门可以有多个输入，(A，B)，C等，但通常只有一个数字输出，(Q)。 每个逻辑门可以连接在一起，形成组合或顺序电路，或更大的逻辑门功能。
标准的商用数字逻辑门 有两种基本系列或形式，TTL代表晶体管 - 晶体管逻辑，如7400系列，CMOS代表互补金属氧化物硅，它是4000系列芯片。这种TTL或CMOS符号是指用于制造集成电路（IC）或“芯片”的逻辑技术，因为它通常被称为。
数字逻辑门
一般来说，TTL逻辑IC使用NPN和PNP型双极结型晶体管，而CMOS逻辑IC则使用互补MOSFET用于输入和输出电路的JFET型场效应晶体管。
除TTL和CMOS技术外，还可以通过将二极管，晶体管和电阻连接在一起来制作简单的数字逻辑门 ，以生成RTL，电阻器 - 晶体管逻辑门，DTL，二极管 - 晶体管逻辑门或ECL，发射极 - 耦合逻辑门，但与流行的CMOS系列相比，这些都不太常见。
集成电路或IC，因为它们通常被称为，它们可以根据它们包含的晶体管数量或“门”组合成一个系列。例如，一个简单的 AND 门只包含几个单独的晶体管，因为更复杂的微处理器可能包含数千个单独的晶体管门。集成电路根据逻辑门的数量或单个芯片内电路的复杂程度进行分类，其中单个门的数量的一般分类如下：
集成电路的分类
小规模集成或(硅)-多达10个晶体管或多个门在一个单一封装，如和，或，非门。
中等规模集成或（MSI） - 在一个封装内的10到100个晶体管或数十个门之间执行数字操作例如加法器，解码器，计数器，触发器和多路复用器。
或大规模集成（LSI） - 晶体管100和000之间，或介于之间的门控和上百号执行特定操作，比如I / O芯片，存储器，算术和逻辑单元。
超大城市规模进行集成或（VLSI） - 介于1,000和10,000之间nsistor或数千个门并执行数据计算技术操作，如处理器，大型程序存储器以及阵列和可编程控制逻辑结构器件。
超大规模集成或（SLSI） - 单个封装中的10,000到100,000个晶体管，并执行计算操作，如微处理器芯片，微控制器，基本PIC和计算器。
超大规模集成或（ULSI） - 超过100万个晶体管 - 用于计算机CPU，GPU，视频处理器，微控制器，FPGA和复杂PIC的大男孩。
虽然“超大规模”ULSI分类没有得到很好的应用，但代表集成电路复杂性的另一个集成级别被称为片上系统或(SOC。 在这里，微处理器、存储器、外围设备、I/O逻辑和其他组件是在硅片上产生的，它代表芯片中的整个电子系统，字面上是将“集成”一词放入集成电路。
这些完整的集成芯片可在一个封装内容纳多达1亿个硅CMOS晶体管栅极，通常用于移动电话，数码相机，微控制器，PIC和机器人类应用。 / p>
摩尔定律
1965年，英特尔联合创始人戈登·摩尔预言，“晶体管和电阻器的单芯片上的数量将每18个月翻一番。”半导体栅极技术。当戈登·摩尔发表在1965年只有60一个硅晶片或芯片上晶体管的分立栅极他著名的评论。
1971年世界上中国第一个微处理器是具有4位的Intel 4004数据进行总线在单个基因芯片上包含一个大约2,300个晶体管，工作时间频率范围约为600kHz。今天，英特尔作为公司发展已经可以在其近4GHz的新型四核i7-2700K Sandy Bridge 64位微处理器控制芯片上放置了惊人的12亿个独立使用晶体管以及栅极，片上晶体管计算机数量关系仍在不断增加，因为我们更快的微处理器和微控制器设计开发。
数字逻辑状态
数字逻辑门 是构建所有数字电子电路和基于微处理器的系统的基本构建模块。基本数字逻辑门 对二进制数执行 AND ， OR 和 NOT 的逻辑运算。
允许数字逻辑设计仅两个电压电平或状态，该状态一般称为逻辑“1”和逻辑“0”，以及低或高，或真假。由“1”和“0”的布尔代数的二进制数字表示，标准真值表表示这两种状态。
一个很好的例子数字状态是简单的灯开关。开关可以是“ON”或“OFF”，一种是另一种状态，但不能同时是两种状态。然后我们可以总结这些不同数字状态之间的关系：
布尔代数 | 布尔逻辑 | 电压状态 |
逻辑“1” | TRUE（T） | HIGH（H） |
逻辑“0” | FALSE（F） | LOW（L） |
大多数数字逻辑门 和数字逻辑系统使用“正逻辑”，其中逻辑电平为“0”或“LOW”由零电压，0v或地表示，逻辑电平“1”或“HIGH”由更高的电压表示，例如+5伏，从一个电压电平切换到另一个电压电平逻辑电平“0”到“1”或“1”到“0”尽可能快地进行，以防止逻辑电路的任何错误操作。
还存在一个互补的“否定逻辑“系统中逻辑的值和规则”0“并且逻辑“1”相反，但在本教程中关于数字逻辑门 的部分我们只会参考正逻辑约定，因为它是最常用的。
如下图所示，标准 ttl (电晶体－电晶体逻辑)集成电路的输入及输出电压范围已预先定义，以确定什么是逻辑「1」电平，什么是逻辑「0」电平。
TTL输入电压电平与输入和输出
双极7400和CMOS 4000都有各种各样的逻辑门类型数字逻辑门 系列，如74Lxx，74LSxx，74ALSxx，74HCxx，74HCTxx，74ACTxx等，每一个都有其独特的优点和缺点。产生逻辑“0”或逻辑“1”所需的确切开关电压取决于特定的逻辑组或系列。
但是，使用标准的5伏电源，任何输入TTL 5V 2.0V之间的电压时，被认为是逻辑“1”或“高”，并低于0.8V的任何电压被认为是一个逻辑“0”或“低”。在这一领域中称为输入或输出不确定区，工作两个电压电平之间的电压区域可导致错误逻辑门输出。
与TTL类型相比，CMOS 4000逻辑系列使用不同的电压电平，因为它们是使用场效应晶体管或FET设计的。在CMOS技术中，逻辑“1”电平工作在3.0和18伏之间，逻辑“0”电平工作在1.5伏以下。然后下表显示了传统TTL和CMOS逻辑门的逻辑电平之间的差异。
Ttl 和 cmos 逻辑电平
设备类型 | 逻辑0 | 逻辑1 |
TTL | 0到0.8v | 2.0到5v（V CC ） |
CMOS | 0到1.5v | 3.0到18v（V DD ） |
然后从上面的观察中，我们可以将理想的TTL数字逻辑门 定义为具有0伏（地）的“低”电平逻辑“0”和“高”电平逻辑的逻辑门。 + 1伏特的“1”，这可以证明为：
理想的TTL数字逻辑门 电压电平
切换到打开或关闭所产生的逻辑电平“1”或逻辑电平“0”的任何，电阻R被称为“上拉”电阻器。
数字逻辑噪声
然而，在这些问题定义的HIGH和LOW值之间发展存在一些通常可以被称为“无人区域”（上面的蓝色区域），如果需要我们在这个无人区域内进行应用提供一个值的信号电压，我们自己不知道他们是否具有逻辑门将响应它作为电平“0”或电平“1”，输出将变得更加不可预测。
噪声是随机给出的名称可以通过企业外部环境干扰（例如来自附近的开关，电源波动或来自拾取杂散电磁辐射的导线和其他导体）感应到电子控制电路中的不需要的电压。然后就是为了使逻辑门不受噪声产生影响学生必须发展具有进行一定的噪声容限或抗噪声分析能力。
数字逻辑门 噪声抗扰度
在上面的例子中，噪声信号叠加在 vcc 电源电压上，只要噪声信号保持在最小电平(v on (min))以上，输入逻辑门的相应输出不受影响。然而，当噪声电平足够大时，噪声尖峰导致高电压下降到最低电平以下，逻辑门可以将尖峰解释为低电平输入，并相应地切换输出，从而产生一个错误的输出开关。然后，为了保护逻辑门的噪声，它必须能够容忍一定数量的不必要的噪声在其输入而不改变其输出状态。
简单的基本数字逻辑门
简单的数字逻辑门 可以通过将晶体管，二极管和电阻器与二极管电阻逻辑（DRL） AND 门和二极管 - 晶体管逻辑（DTL）的简单示例相结合来制作下面给出 NAND 门。
二极管电阻电路 | 二极管 - 晶体管电路 |
 2输入AND门 | ? |
2输入与非门 |
简单的2输入二极管电阻 AND <通过添加单个晶体管反相（ NOT ）级，可以将/ span> gate转换为 NAND 门。使用诸如二极管，电阻器和晶体管之类的分立元件来制造数字逻辑门 电路并不用于实际商用逻辑IC，因为这些电路会受到传播延迟或栅极延迟以及由于上拉电阻引起的功率损耗。
二极管电阻逻辑的另一个缺点是没有“扇出”功能，即单个输出一个能够通过驱动下一级的许多企业输入。此类问题设计方面也没有可以完全“关闭”，因为学生逻辑“0”产生0.6v的输出工作电压（二极管电压降），因此我们使用具有以下TTL和CMOS电路系统设计。
基本TTL逻辑门
上述简单的二极管电阻输入与门单独二极管，一个用于每个输入。由于两个二极管组成的晶体管电路连接NPN或PNP器件代表??组合物，因此，二极管DTL的输入电路可通过一个输入具有多个发射器代替NPN晶体管，如图所示。
2输入与非门
由于输出逻辑电平“1”与一个非门包含一个单级反相 npn 晶体管电路(tr 2) q 只发生时，tr 1的两个发射器连接到逻辑电平“0”或当接地允许基础电流通过发射器的 pn 结而不是集电极。Tr 1的多个发射器充当输入连接，产生一个与非门函数。
在标准TTL逻辑门中，晶体管只在“截止”区域或饱和区域工作，晶体管作为开关类型工作。
发射极耦合数字逻辑门
发射极耦合逻辑或 ECL 是另一种使用双极晶体管逻辑的数字逻辑门 ，晶体管不在饱和区工作，因为它们与标准的TTL数字逻辑门 。相反，输入和输出电路是推挽式连接晶体管，电源电压相对于地为负。
这样我们可以通过提高发射极耦合发展逻辑门的工作进行速度，达到千兆赫兹范围与标准TTL类型企业相比，噪声对ECL逻辑的影响学生更大，因为不饱和晶体管在其有源区域内社会工作并放大和切换控制信号。
集成系统电路的“74”子系列
这种类型的TTL双极晶体管技术构成了前缀“74”系列数字逻辑IC的基础，如“7400”四路2输入和门，或“7402”四路2输入或门，同时考虑到电路设计的改进，如传播延迟、电流消耗、风扇输入和风扇输出要求
74xx 系列 ic 子系列可用于不同的门制造技术，以字母74和之间为代表。设备编号。有许多 ttl 子组件提供各种切换速度和功耗，例如74l00或74als00和 gate，其中“ l”代表“低功耗 ttl” ，“ als”代表“高级低功耗肖特基” ，下面列出了这些。
？ 74XX或74Nxx：标准TTL - 这些设备是在70年代初，原始系列TTL逻辑门引入。他们有大约10纳秒约10mW的传播延迟和功耗。电源电压范围：4.75至5.25伏
?74Lxx：低功率TTL - 通过不断增加企业内部控制电阻的数量，功耗比标准不同类型可以提高，但代价是降低在切换速度。电源系统电压变化范围：4.75至5.25伏
?74Hxx：高速TTL - 通过减少内部电阻数量来改善开关速度。这也增加了功耗。电源电压范围：4.75至5.25伏
?74Sxx：肖特基TTL -Schottky技术可以用于进行改善企业输入输出阻抗，开关发展速度和功耗（2mW），与74Lxx和74Hxx类型。电源工作电压变化范围：4.75至5.25伏
?74LSxx：低功率作为肖特基TTL - 与74Sxx类型进行相同，但内部控制电阻可以增加，以提高系统功耗。电源工作电压变化范围：4.75至5.25伏
？ 74ASxx：高级肖特基TTL - 改良过74Sxx肖特基型，优化，以提高开关速度的设计，但功耗约为22MW。电源电压范围：4.5?5.5 V
?74ALSxx：高级技术低功耗肖特基TTL - 与74LSxx类型企业相比，功耗成本约为1mW，开关发展速度要求更高，为4nS。电源工作电压变化范围：4.5至5.5伏
HCxx：高速CMOS-CMOS技术和晶体管降低功耗小于1uA。 通过CMOS兼容输入提供电压范围：4.5至5.5伏特
？74hctxx: 高速 cmos-cmos 工艺和晶体管可以降低低于1ua 的功耗，但是为了兼容 ttl，传播延迟增加约16 ns。电源电压范围: 4.5至5.5伏
基本CMOS数字逻辑门
TTL数字逻辑门 系列的主要缺点之一是逻辑门基于在双极晶体管逻辑技术和晶体管是电流操作器件时，它们从固定的+5伏电源消耗大量电能。
此外，TTL栅双极晶体管工作速度时切换限于“OFF”状态到“ON”状态，反之亦然，称为“门”或“传播延迟”。为了克服这些限制，互补MOS称为“CMOS”（C >>>>>>门使用“场效应晶体管” FET或发展。
由于我们这些门同时可以使用P沟道和N沟道MOSFET作为一个输入器件，在没有进行开关的静态经济条件下，CMOS门的功耗几乎为零（1至2μA），非常具有适合企业用于低功耗电池系统电路，开关发展速度已经高达100MHz，适用于高频定时和计算机控制电路。
2输入与非门
这个例子中有三个CMOS栅极的N沟道MOSFET，每个输入FET 1和FET 2，用于输出FET 3.当输入端A和B是在逻辑电平“0”时，FET 1和FET 2被切换为“关”时，输出提供逻辑‘从FET 3的源1’。
当一个或两个输入在逻辑电平“1” ，电流流过相应的场效应晶体管，提供输出状态相当于逻辑“0”在 q。
改进的转换速度电路设计，低功耗和改良的标准传播延迟导致CMOS 4000“CD”逻辑IC系列正在开发以补充TTL范围。
与标准TTL数字逻辑门 一样，所有CMOS封装中提供主要的数字逻辑门 和器件，如CD4011，四路2输入 NAND 门，或CD4001，四路2输入 NOR 门及其所有子系列。
与TTL逻辑，使用N沟道和P沟道器件的互补MOS（CMOS）电路可以在相同的基板用材料，以形成各种逻辑功能的事实一起上制造。
其中一个主要缺点是与同等TTL类型相比，CMOS系列IC容易被静电损坏。与TTL逻辑门不同，它们的输入和输出电平均采用+ 5V单电压工作，CMOS数字逻辑门 工作在+3至+18V的单电源电压下。
一般CMOS子电路系列产品包括：
？4000b 系列: 标准 cmos-这些设备是原始的缓冲 cmos 系列逻辑门引入了1970年代早期，运行在3.0至18v 直流电源电压
?74C系列：5v CMOS - 这些电子器件与标准5v TTL器件进行引脚可以兼容，因为没有它们的逻辑控制开关设计采用CMOS实现，但与TTL兼容的输入。它们的工作提供电压为3.0至18V dc
注意CMOS逻辑门和器件对静电非常敏感，所以一定要采取适当的防静电垫或接地工作台的预防措施，防静电腕带，除非必要，不要将部件从防静电包装中移除。
在下一个关于数字逻辑门 的教程中，我们将看到数字逻辑与门功能，如下所用TTL和CMOS逻辑电路以及布尔代数定义和真值表。