MathWorks今天宣布，随着 2019b 发行版的 MATLAB 和 Simulink 产品系列最近上市，Vision HDL Toolbox提供对在 FPGA 上处理高帧率 (HFR) 本地多像素流处理支持高分辨率视频。视频、图像处理和 FPGA 设计工程师在处理 240fps 或高分辨率 4k 或 8k 视频可以加快探索和模拟性能和实现的权衡。
为了帮助实时处理工业检测、医学成像、情报、监控和侦察(ISR) 高分辨率和 HFR 视频设计 FPGA 工程师面临挑战，吞吐量、资源利用率和功耗的挑战。Vision HDL Toolbox 提供可并行处理 4 或 8 像素的模块，底部硬件自动更新，支持模拟和代码生成。这种能力可以帮助硬件工程师与图像和视频处理工程师合作，探索和模拟更高抽象水平的视觉处理硬件性能。在此设计过程中添加 HDL Coder，工程师可以直接生成可合成、独立于目标的优化 VHDL 或 Verilog 代码。
“在 FPGA、ASIC 和 SoC 视觉处理算法在吞吐量和资源利用率之间需要巧妙地权衡，4k、8k 与高帧率视频成倍扩大这一挑战。MathWorks 首席产品营销经理Jack Erickson 说，探索解决方案空间和高抽象级模拟可以帮助工程师致力于寄存器传输级 (RTL) 以前在架构上收敛得更快。Vision HDL Toolbox 及其原始时钟多像素 (multi-pixel-per-clock) 自动处理所有细节，使工程师能够专注于开发符合要求的硬件算法。
Vision HDL Toolbox 为在 FPGA、ASIC 和 SoC 设备上的视觉系统设计和实现提供了像素流处理算法。它提供了支持各种接口类型、帧尺寸和帧率的设计架构。工具箱中的视频和图像处理算法建模了硬件实现，包括延迟、控制信号和行缓冲区。
工具箱算法旨在生成 VHDL 和 Verilog（使用 HDL Coder）的可读取、可合成的代码。生成的 HDL 代码通过 FPGA 验证适用于88k HFR 视频。
Vision HDL Toolbox R2019b 已在全球上市。