电磁干扰的三要素是。EMC研究这些问题。。它们主要用于切断干扰的传输方式。广义的电磁兼容控制技术包括抑制干扰源的发射，提高干扰接收器的敏感性，但已扩展到其他学科。
本规范以单板为主EMC在设计上，附带一些必要的设计EMC知识和规则。在印刷电路板设计阶段，考虑到电磁兼容性，将减少原型中电路的电磁干扰。问题类型包括公共阻抗耦合、串扰、高频载流导线产生的辐射以及由互连接线和印刷线形成的电路拾取噪声。
1.随着频率的增加，电源和地线的阻抗增加，公共阻抗耦合频繁发生；
2.信号频率高，寄生电容耦合到步线更有效，串扰更容易发生；
与时钟频率及其谐波波长相比，信号回路尺寸更为明显。
4.信号线反射的阻抗不匹配。
1.五一五规则，即时钟频率为5MHz脉冲上升时间小于5ns，则PCB板材必须采用多层板。
不同的电源平面不能重叠。
3、公共阻抗耦合问题。
模型：
VN1＝I2ZG为电源I二流经地平面阻抗ZG噪声电压在1号电路中感应。
由于地平面电流可能由多个源产生，感应噪声可能高于模电或数电的灵敏度。
解决办法：
①模拟和数字电路应有自己的电路，最后单点接地；
②电源线和回线越宽越好；
③缩短印线长度；
④去耦电源分配系统。
四、减少环路面积和两环路交链面积。
一个重要的想法是：PCB上的EMC主要取决于直流电源线Z
以下是电路板布局标准：
1、 尽可能接近处理器
2、 模拟电路不同于数字电路
3、 高频放在PCB板的边缘分层排列
4、 用地填空区域
1.尽量靠近电源线和回线，最好的办法就是各走一面。
2.为模拟电路提供零伏回线，信号线和回程线小于5:1。
3.对于长平行线的串扰，增加其间距或在线之间增加零伏线。
4.远离手动时钟布线I/O对于电路，可考虑添加特殊信号回程线。
5.复位线等关键线路接近地回线。
6.为尽量减少串扰，采用双面#型布线。
7.避免高速线走直角。
8.强弱信号线分开。
1、屏蔽 > 模型：
屏蔽效能SE(dB)＝反射损耗R(dB)＋吸收损耗A(dB)
反射是高频射频屏蔽的关键，吸收是低频磁场屏蔽的关键机制。
2.工作频率低于1MHz噪声一般由电场或磁场引起(磁场引起时干扰，一般在几百赫兹以内)，1MHz考虑电磁干扰。单板上的屏蔽实体包括变压器、传感器、放大器、DC/DC模块等。单板间、子架、机架的屏蔽更大。
3、 静电屏蔽不要求屏蔽体关闭，只要求高电导率材料和接地。电磁屏蔽不需要接地，但需要感应电流上有通路，必须关闭。磁屏蔽需要高磁导率的材料 封闭吸收涡流产生的磁通和干扰产生的磁通相消，封闭屏蔽体对材料的厚度有要求。三者在高频情况下可统一，即用高电导率材料(如铜)封闭接地。
4.低频、高电导率的材料吸收衰减，磁场屏蔽效果差，需要高磁导率的材料(如镀锌铁)。
磁场屏蔽还取决于厚度、几何形状和孔的最大线性尺寸。
6.磁耦合感应的噪声电压UN＝jwB.A.coso＝jwM.I1，(A电路2闭合环路面积；B磁通密度；M为互感；I一是干扰电路电流。对于接收电路，降低噪声电压有两种方法，B、A和COS0必须减少；对于干扰源，M和I1必须减小。双绞线就是一个很好的例子。它大大降低了电路的环路面积，并在另一个绞合芯线上产生相反的电势。
7.防止电磁泄漏的经验公式:缝隙尺寸 < λmin/20。好的电缆屏蔽层应覆盖70%以上。
1、300KHz以下一般单点接地，以上多点接地，混合接地频率范围50KHz～10MHz。另一种分法是：< 0.05λ单点接地；< 0.05λ多点接地。
2.良好的接地方式:树形接地
3.接地信号电路屏蔽罩。
接地点选择在放大器等输出端的地线上。
4、对电缆屏蔽层，L < 0.15λ输出端单点接地点接地。L<0.15λ多点接地，一般屏蔽层按0.05λ或0.1λ间隔接地。混合接地时，一端屏蔽层接地，一端通过电容接地。
5.对于射频电路接地，接地线应尽可能短或无接线。最好的接地线是扁铜编织带。当地线的长度是λ当/4波长奇数倍时，阻抗会很高，同时也会很高λ/4天线，向外辐射干扰信号。
6.单板中有多个数字地和模拟地，只允许提供一个共享地点。
7.接地还包括电源回线、电线搭接等。
1、选择EMI信号滤波器过滤掉导线上不必要的高频干扰成分，解决高频电磁辐射和接收干扰。确保接地良好。安装滤波器、贯通滤波器和连接器滤波器。从电路形式来看，有单电容、单电感、L型、π型。π通带式滤波器的过渡性能最好，最能保证工作信号的质量。
典型信号的频谱：
<3> 2、选择交直流电源滤波器抑制内外电源线上的传导和辐射干扰，既防止EMI进入电网，危害其它电路，又保护设备自身。它不衰减工频功率。DM(差摸)干扰在频率 < 1MHz时占主导地位。CM在 > 1MHz时，占主导地位。
3、使用铁氧体磁珠安装在元件的引线上，用作高频电路的去耦，滤波以及寄生振荡的抑制。
4、尽可能对芯片的电源去耦(1-100nF)，对进入板极的直流电源及稳压器和DC/DC转换器的输出进行滤波(uF)。
Cmin≈△I△t/△Vmax △Vmax一般取2％的干扰电平。
注意减小电容引线电感，提高谐振频率，高频应用时甚至可以采取四芯电容。电容的选取是非常讲究的问题，也是单板EMC控制的手段。
七、其它
单板的干扰抑制涉及的面很广，从传输线的阻抗匹配到元器件的EMC控制，从生产工艺到扎线方法，从编码技术到软件抗干扰等。一个机器的孕育及诞生实际上是EMC工程。最主要需要工程师们设计中注入EMC意识。