转自 专治pcb疑难杂症 ??如何处理网口设计中的布局布线？变压器为什么要清空隔离？为什么网口中心的抽头电容器应该尽可能短？网口的组成是什么？
??PCB在设计中，掌握信号流和电源树是非常重要的。你应该知道信号从哪里来，到哪里去；电源从哪里进出，使用哪些设备？
网口的组成
??大家应该都熟悉以太网:有网口，变压器，PHY芯片、主芯片等组成，当然还有一种变压器找不到的情况，那就是集成。
???
??? ??当然，还有第三种情况，不介绍，有些硬件或EMC考虑到防护设计，将在网口电路中增加一级或多级防护电路。这通常是硬件或EMC考虑的事，PCB设计者当然懂得也更好。如果增加了防护设计，按信号流向处理即可。
??关于这个PHY和MAC还是杨医生觉得还是要解释一下:
??协议层和物理层可分为以太网接口。 协议层由一个名称组成MAC(Media Access Layer，实现了控制器的单一模块。 物理层由两部分组成，即PHY(Physical Layer，物理层)和传输器。 例如，我们常见的网卡芯片是使用MAC和PHY集成在芯片中，但许多主板的南桥芯片已经包含了以太网MAC控制功能只是没有提供物理层接口，所以需要外接PHY芯片为以太网提供接入通道。
??
??网口我们现在常见的有百兆网口，千兆网口两种，细心的设计者会发现百兆网口是只有两对差分的，一对收，一对发；但是千兆网口往往有四对差分，两对收，两对发。这里的差分信号就是TX,RX。
??从PHY我们也可以大致了解到主芯片的信号，PHY芯品通过不同的接口（SI/MII/GMII）用不同的晶振(时钟)传输信号。For example： ??
??? 根据以上一般布局图，我们可以得出以下注意事项(整个布局思路从RJ45连接器到MAC，按顺序说明，布局时可参考):
??1，首先看RJ45、一般是定位器件， 靠近板边。这是常规布局，可以根据结构要求放置。
??2，RJ45和变压器之间的距离尽可能的短，器件布局的原则是通常按照信号流向放置，切不可绕来绕去；建议长度小于1000mil。
??3.网口变压器的放置方向需要完全隔离。
??4.变压器初始端由电容电阻组成的电路是专用的bob smith电路，需要靠近放置。
??**bob smith电路作用：**通过网络变压器 Bob Smith网络变压器主要具有信号传输、阻抗匹配、网络变压器主要具有信号传输、阻抗匹配、波形修复、信号杂波抑制和高压隔离等功能。而Bob?Smith?电路的作用是改善端口EMC共模阻抗匹配的端接处理方法。该电路可有效过滤共模干扰，可减少10dB左右的EMI衰减。
??5.变压器二次端中心抽头对地的滤波电容应尽可能靠近变压器管脚，确保引线最短，分布电感最小；
??6，PHY芯片模块的方向应尽可能靠近变压器，以保持接口芯片固有A/D隔离，另外，最短的路径可以平衡布线，减少干扰信号耦合到板上。
??7，Phy芯片中的晶振远离接口，PCB高频设备、布线或磁性元件的边缘和其他周围。
??
??? 业内还有一种情况：
??变压器两侧的割地处理：RJ45连接座和变压器的二次线圈采用100个隔离区mil在这个隔离区下，没有电源和地层。
??
??第一，以太网的信号线是差异对的（Rx±、Tx±）差分线具有较强的共模抑制能力和较强的抗干扰能力；尽量保持差分平行、等长、短距，避免过孔和交叉。
??二是初级网口差分信号可适当加粗抗干扰，无需控制阻抗。但需要对二次端进行处理Rx±、Tx±阻抗控制控制在100Ω±10%。
??第三，做内等长。由于管脚分布、穿孔、接线空间等因素，差分线长度不匹配，时间顺序偏移，引起共模干扰，降低信号质量。因此，有必要补偿差异是否匹配，以匹配线长。长度差通常控制在5mil补偿原则在哪里出现长差补偿；
??其四, 不要在附近有其他高速信号线，间距要求，提高抗干扰能力。
，参考时钟，控制范围可在±50mil。 具体信号需要控制等长，请参考以前的疑难杂症。点击进入:
??回答其他相关问题：
??这主要是用的PHY芯片UTP口驱动类型决定了电压驱动和电流驱动两种驱动类型。如果电压驱动，需要连接电源；如果电流驱动，可以直接将电容接地！因此，对于不同的芯片，中心抽头的连接PHY关系密切，具体要看芯片。datasheet以及参考设计。为什么在连接电源时连接不同的电压？这也是用的PHY芯片数据中规定的UTP由端口电平决定。决定的电平必须连接相应的电压。即如果是2.5v的就上拉到2.5v，如果是3.3v的就上拉到3.3v。
??从理论上讲，不需要直接连接变压器RJ45上，也许能正常工作。但传输距离非常有限，当接收到不同的电平网口时，也会产生影响。而且的外部干扰也很大。连接网络变压器后，主要用于信号电平耦合。首先，它可以增强信号，使其传输距离更远；其次，芯片端与外部隔离，大大提高了抗干扰能力，并对芯片（如雷击）增加了很大的保护作用；第三，当接收到不同的电平时（如有的）PHY芯片是2.5V，有的PHY芯片是3.3V）网口不会影响对方的设备。清空的原因是为了防止变压器转换时影响以下电源和地面。
MAC和PHY结构
从硬件的角度来看，以太网是由CPU，MAC，PHY由三部分组成，如下图所示：
??上图中DMA集成在CPU，CPU,MAC,PHY它不集成在同一芯片中，因为PHY包含大量的模拟器件，MAC考虑到芯片面积和模拟/数字混合架构，将是典型的数字电路MAC集成进CPU而将PHY这种结构是片外最常见的。 下图为网络接口内部结构图，虚框表示CPU，MAC集成在CPU中，PHY芯片通过MII接口与CPU上的MAC连接: 以上是以太网结构大框架，下面分别介绍各个部分。
MAC(Media Access Control) 即媒体访问控制层协议。MAC由硬件控制器及MAC通信协议构成。该协议位于OSI七层协议中数据链路层的下半部分，主要负责控制与连接物理层的物理介质。MAC硬件框图如下图所示： 在发送数据的时候，MAC协议可以事先判断是否可以发送数据，如果可以发送将给数据加上一些控制信息，最终将数据以及控制信息以规定的格式发送到物理层；在接收数据的时候，MAC协议首先判断输入的信息并是否发生传输错误，如果没有错误，则去掉控制信息发送至LLC(逻辑链路控制)层。该层协议是以太网MAC由IEEE-802. 3以太网标准定义。一般以太网MAC芯片的一端连接PCI总线，另一端连接PHY芯片上通过MII接口连接。
PHY（Physical Layer）是IEEE802.3中定义的一个标准模块，STA（Station Management Entity，管理实体，一般为MAC或CPU）通过MIIM（MII Manage Interface）对PHY的行为、状态进行管理和控制，而具体管理和控制动作是通过读写PHY内部的寄存器实现的。PHY的基本结构如下图： PHY在发送数据的时候,收到MAC过来的数据(对PHY来说,没有帧的概念,对它来说,都是数据）然后把并行数据转化为串行流数据,再按照物理层的编码规则把数据编码,再变为模拟信号把数据送出去，收数据时的流程反之。 PHY还有个重要的功能就是实现CSMA/CD的部分功能，它可以检测到网络上是否有数据在传送,如果有数据在传送中就等待,一旦检测到网络空闲,再等待一个随机时间后将送数据出去.如果两个碰巧同时送出了数据,那样必将造成冲突,这时候冲突检测机构可以检测到冲突,然后各等待一个随机的时间重新发送数据。
PHY寄存器的地址空间为5位，从0到31最多可以定义32个寄存器（随着芯片功能不断增加，很多PHY芯片采用分页技术来扩展地址空间以定义更多的寄存器），IEEE802.3定义了地址为0-15这16个寄存器的功能，地址16-31的寄存器留给芯片制造商自由定义，如下表所示： 注：
上图B和E表示在特定接口下，寄存器是基本的还是扩展的。例如：MII接口下只有0和1寄存器是基本的，其它的是扩展的。所为扩展是指留给IEEE以后的扩展特性用，不是给PHY厂商的扩展，PHY厂商自定义的只能是16~31号寄存器 。 在IEEE标准文档及某些PHY手册中，某寄存器的比特(bit)用X.y表示，如0.15表示第0寄存器的第15位。
MII（Media Independent interface）即介质无关接口，它是IEEE-802.3定义的行业标准，是MAC与PHY之间的接口。MII数据接口包含16个信号和2个管理接口信号，如下图所示： 信号定义如下： MAC 通过MIIM 接口读取PHY 状态寄存器以得知目前PHY 的状态。例如连接速度、双工的能力等。也可以通过 MIIM设置PHY的寄存器达到控制的目的。例如流控的打开关闭、自协商模式还是强制模式等。MII以4位半字节方式传送数据双向传输，时钟速率25MHz。其工作速率可达100Mb/s。当时钟频率为2.5MHz时，对应速率为10Mb/s。MII接口虽然很灵活但由于信号线太多限制多接口网口的发展，后续又衍生出RMII，SMII等。
RMII(Reduced Media Independant Interface),精简MII接口，节省了一半的数据线。RMII收发使用2位数据进行传输，收发时钟均采用50MHz时钟源。信号定义如下： 其中CRS_DV是MII中RX_DV和CRS两个信号的合并，当物理层接收到载波信号后CRS_DV变得有效，将数据发送给RXD。当载波信号消失后，CRS_DV会变为无效。在100M以太网速率中，MAC层每个时钟采样一次RXD[1:0]上的数据，在10M以太网速率中，MAC层每10个时钟采样一次RXD[1:0]上的数据，此时物理层接收的每个数据会在RXD[1:0]保留10个时钟。
SMII（Serial Media Independant Interface）,串行MII接口。它包括TXD,RXD,SYNC三个信号线，共用一个时钟信号，此时钟信号是125MHz,信号线与此时钟同步。信号定义如下： SYNC是数据收发的同步信号，每10个时钟同步置高一次电平，表示同步。TXD和RXD上的数据和控制信息，以10bit为一组。发送部分波形如下： 从波形可以看出，SYNC变高后的10个时钟周期内，TXD依次输出一组10bit的数据即TX_ER,TX_EN,TXD[0:7]，这些控制信息和MII接口含义相同。在100M速率中，每一组的内容都是变换的，在10M速率中，每一组数据需要重复10次，采样任一一组都可以。
GMII（Gigabit Media Independant Interface），千兆MII接口。GMII采用8位接口数据，工作时钟125MHz，因此传输速率可达1000Mbps。同时兼容MII所规定的10/100 Mbps工作方式。GMII接口数据结构符合IEEE以太网标准，该接口定义见IEEE 802.3-2000。信号定义如下：
RGMII(Reduced Gigabit Media Independant Interface),精简GMII接口。相对于GMII相比，RGMII具有如下特征：
- 发送/接收数据线由8条改为4条
- TX_ER和TX_EN复用，通过TX_CTL传送
- RX_ER与RX_DV复用，通过RX_CTL传送
- 1 Gbit/s速率下，时钟频率为125MHz
- 100 Mbit/s速率下，时钟频率为25MHz
- 10 Mbit/s速率下，时钟频率为2.5MHz
信号定义如下： 虽然RGMII信号线减半，但TXC/RXC时钟仍为125Mhz，为了达到1000Mbit的传输速率，TXD/RXD信号线在时钟上升沿发送接收GMII接口中的TXD[3:0]/RXD[3:0]，在时钟下降沿发送接收TXD[7:4]/RXD[7:4],并且信号TX_CTL反应了TX_EN和TX_ER状态，即在TXC上升沿发送TX_EN,下降沿发送TX_ER，同样的道理试用于RX_CTL，下图为发送接收的时序：