在原理图里launch-layoutXL 然后ok 根据原理图生成mos版图 先设置格点

apply，然后调整label大小 shift F：显示所有图层 因为衬底是p，所以nmos是没有pwell的，而pmos是在nw里 边界线可在左下角设置为可选

衬底接触：PMOS：M1、active、nwell、n 选m1按p：放置走线 Q：修改 复制M1直接修改为active A：对齐，重叠两者 O：打孔 设置(如果您想重新设置O之前F3，F3也是很多操作通用的操作选项设置) 给PMOS做接触用NTAP，给NMOS做接触用PTAP 因为选的auto会自动打满 还有加上nwell：自动生成框，自动生成nwell 还有加上XN：自动生成框，自动生成n ，n 面积小于nwell 框架选择制作cell，它可以作为一个整体移动 完成PMOS衬底接触：M1 CS XN ACTIVE WN 从Psub获得生成修改Nsub：去掉NW；XN换成XP；via换成PTAP（NTAP也是带XN如果不改，还是会有的XN层） 完成NMOS衬底接触:M1 CS XP ACTIVE

按A对齐让衬底接触XP/XN和MOS的XN/XP贴着 K F设置标尺粗一点好看 P通常接触M1和NMOS的XN对齐；N接触的M1和PMOS的XP对齐 设置通孔，可用S拖动 然后用S拖到对齐 但是，应将其设置为部分选择A，左键选择边线框 将NW补齐 将XP和XN相接 放置后打开nmDRC，这里是模块 过滤出需要纠正的错误 高亮错误 高亮可以在这里清除。M1报错是因为M1由于面积不足，连接后可以看到是否有这个错误 在第一象限附近放置模块：Edit–Advanced–Move Origin

按原理图9亮线，左键点击原理图线，在地图上看到连接关系 连接栅极用GC但一般不使用外部连接poly（poly电阻大)，所以通过CS连到M1（0.引出42宽)。M1的位置没有绝对要求 打两个孔(孔宽0.22.孔间距0.25） 放置pin，pin层次和要出pin同级家庭成员。label这里要改变看工艺M1 label在使用M移动时，可以设置自由移动方向： 只能水平或垂直： 水平或垂直或斜45°：

忽略一些你不想注意的错误(比如dummy管的） 对于多出pin对于模块，可能会出现短路问题，检查后会报告短路错误 在大模块中，可能有两个地方连接在一起，但在当前模块中连接并不容易，直到更高层次的连接。为了忽略这个错误，你可以给这两点label，选择connect all nets by name。 在过顶层lvs为了筛选子模块的错误，可以输入lvs box 忽略这个子模块的错误 run lvs 因为有nwell寄生二极管将被提取，但原理图中没有 寄生在P衬底和nwell之间，因为P衬底接地和nwell因此，二极管连接如图所示 再跑一次，(ERC也需要看错误)

层次属性在红框中，但是LVS是认PIN的label。 属性名可以这样添加

在原理图按O 默认设置 格点设置：none（无格点）dotted(点状格点)line（网格线） 突出所点的线 另外，打开方式

按9，设置为all 根据9点连接，原理图和地图的对应位置将变成相同的颜色 高亮可以在这里移除

本身没有衬底接触，但可以调用库中现成的 将两者的prBndry对齐拼在一起

两者的VDD和VSS就在一起