硬件设计--阻抗匹配
参考：信号反射和振铃产生
阻抗匹配方法简单
信号完整性分析
戴维南端匹配简单的阻抗匹配方法
总结信号完整性匹配（终端匹配）
实验分析过冲和振铃现象
信号反射原理
阻抗(物理量)与阻抗匹配
在传输过程中，为了实现信号的无反射传输或最大功率传输，需要电路连接来实现阻抗匹配。阻抗匹配与系统的整体性能有关，匹配可以使系统性能达到最佳。
1、特性阻抗
特征阻抗(又称特征阻抗)不是实际电阻，而是长期传输的概念。在射频范围内，在信号传输过程中，由于电场的建立，信号线和参考平面（电源或地平面）之间会产生瞬时电流。如果传输线是各向同性的，那么只要传输，总会有电流I，如果信号的输出电平是V，在信号传输过程中，传输线等效为电阻V/I。这种等效电阻称为传输线的特性阻抗ZO。在传输过程中，如果传输路径上的特性阻抗发生变化，信号就会反射到阻抗的不连续结点。。
2.电压驻波比
电压驻波比(VSWR)：指驻波腹电压与波节电压范围的比例。当驻波比等于1时，表示馈线和天线的阻抗完全匹配。此时，所有高频能量都被天线辐射，没有能量反射损耗；当驻波比无限大时，表示全反射，能量根本没有辐射。
计算公式：VSWR=(1 K)/(1-K)；
3、反射系数
定义为：K=( ZL- ZO)/( ZL ZO)，ZL变化后的阻抗，ZO如果负载与传输线完全匹配，K=0，VSWR=1:1;
如图1所示，假设驱动端的输出阻抗为10Ω，输出3.3V电压信号，PCB走线的特征阻抗为50Ω；假设负载端开路，即负载阻抗无限大，且忽略了传输线寄生电容和寄生电感的影响，只考虑阻性负载。
图1 产生振铃现象的过程
第一次反射：信号从芯片内部发出，经过10Ω输出阻抗和50ΩPCB特征阻抗的征阻抗的分压PCB在线信号为A点电压3.3*50/(10 50)=2.75V；传输到远端B点，由于B点开路，阻抗无限，反射系数为1，即所有信号都反射，因此反射信号也为2.75V,此时B点测量电压为2.75V 2.75V=5.5V;
二次反射：二.75V反射电压回到A点，阻抗从50开始Ω变为10Ω，负反射，A点反射系数为K=-2/3，即反射电压为-1.83V,由于反射系数为1，反射电压也为-1.83V，此时B点测量电压为5.5V-1.83V-1.83V=1.84V(此处两个1.83V电压，A点传输，B点反射)；
第三反射:从B点反射-1.83V电压达到A点后，反射电压再次为1.22V。电压达到B点后，反射电压也为1.22V，因此B点电压变为1.84 1.22 1.22=4.28V；
由于信号在A点和B点之间来回反射，导致B点电压不稳定，从而在B点形成铃声振动现象，如果在A点或B点进行阻抗匹配，则反射信号不会来回反射，以确保信号的稳定性。
图2 阻抗不连续示意图
为了便于理解，用一张简单的图片来解释：图中的深绿色部分是一个大面积的铺装，这是信号的返回路径；绿色和红色是传输线，所以在S1和S2交界处阻抗不连续，导致信号反射；虽然交界处阻抗发生变化，但电压和电流不能突变，即交界处左右两侧电压和电流相等。
在分界线的左边S1中:RS1=V1/I1 (1)
在分界线的右侧S2中:RS2=V2/I2 (2)
其中V1、V分是分界线两侧的电压，I1、I因此：V1=V2，I1=I2 (3)
由于分析方程(1)(2)(3)RS1不等于RS2.如果没有反射，三个方程不能同时建立；
因此，假设反射电压为VF,反射电流为IF,进入S2的电压为VT,电流为IT,输入信号电压为VI,电流为II,则有
电压关系:VI VF=VT (4)
电流关系:II-IF=IT (5)
同时：VI/II=RS1 (6)
VF/IF=RS1 (7)
VT/IT=RS2 (8)
综合4、5、6、7、8：(VI-VF)/RS1=(VI VF)/RS2即:X=VF/VI=(RS2-RS1)/(RS1-RS2)
阻抗匹配是指信号源或传输线与负载之间的适当匹配方法。阻抗匹配可分为低频和高频。
在低频情况下：阻抗匹配主要是为了确保负载中的最大输出功率。在直流情况下，当负载阻抗等于信号源内阻(信号源内阻为前输出阻抗)时，实现阻抗匹配。当负载阻抗与信号源内阻匹配时，负载获得最大输出功率。如需输出电流大，则选择负载电阻小R；如果我们需要输出电压大，则选择大的负载R；如果需要输出功率最大，则选择与信号源内阻匹配的负载R。
在高频情况下：当信号频率较高时，传输线必须与负载阻抗匹配，以避免信号反射：负载阻抗必须等于传输线阻抗。如果不匹配，就会形成反射，能量不能传递，降低效率，在传输线上形成驻波；高速信号线与负载阻抗不匹配，会产生冲击、辐射干扰等。
三、阻抗匹配方法
阻抗匹配和端接方案在高速数字系统-电子爱好者网络
通过对特征阻抗和信号振铃现象原理的理解，可以得出以下实现阻抗匹配的方法。
3.1.串联终端匹配
图3串联终端匹配
串行连接终端匹配技术是源端的终端匹配技术，不同于其他类型的终端匹配技术。串行连接终端匹配技术由驱动输出端与信号线之间的电阻组成RD电阻R和必须与信号线的特征阻抗ZO匹配；
在串行连接终端匹配技术中，由于会在驱动器中阻抗RD、串行匹配电阻RS传输线的特性阻抗ZO实现信号电压之间的分压，因此加在传输线上的电压仅为信号电压的一半；在接收端，由于传输线阻抗与接收器输入阻抗不匹配（通常接收器输入阻抗远高于传输线阻抗），因此产生相同的信号反射，因此，负载端的信号电压约为驱动器输出电压的一半，加上相同振幅的信号反射电压，接收器将立即接收完整的信号电压；反射电压将反向传输到驱动端，但串行连接的匹配电阻实现了驱动端反射信号的终端匹配，因此没有进一步的信号反射，从而保证了在线信号传输的完整性。
优点:1。单个设备只需要一个电阻元件；
2.抑制振铃，减少过冲；
3.增强信号完整性，产生更小的EMI；
4.适用于集总线负载和单一负载；
缺点：1.接收端的反向反射仍然存在；
2.影响信号上升时间，增加信号延迟；
3.分布式负载不适用，因为电压仅为行走路径中间源电压的一半；
4.当TTL、CMOS当设备出现在同一网络中时，串联匹配不是最佳选择；
3.2.并联终端匹配
图4并联终端匹配
并联终端匹配是最简单的阻抗匹配技术， 传输线的末端(可能是开路或负载)通过电阻R接地或接收VCC在上面，电阻R的值必须与传输线的特征阻抗相同ZO消除信号反射的匹配。如果R与传输线的特征阻抗ZO匹配，然后匹配电阻会吸收引起信号反射的能量，无论匹配电压的值如何，在数字电路的设计中，回路上吸收的电流通常大于电源上提供的电流(我不明白这句话)。
匹配终端VCC可以提高驱动能力，而匹配终端地则可以提高地上的吸收能力。所以，对于50%占空比的信号而言，匹配终端VCC要优于匹配终端地。
优点:1。单个设备只需要一个电阻元件；
2.适用于分布式负载；
3.反射几乎可以完全消除；
4.电阻值易于选择；
缺点：1.电阻会增加系统电路的功耗；
2.降低噪声容量(例如)TTL输出终端匹配到地面会减少VOH电平值，从而降低接收器输入端的抗噪能力)；
3.3.戴维南终端匹配
图5戴维南终端匹配
戴维南终端匹配技术又称双终端匹配技术，即双电阻并联匹配，采用两个电阻R1和R为了实现终端匹配，所需的电流驱动能力小于单电阻，这是因为R1和R2的并联值与传输线的特性阻抗相匹配，每个电阻大于传输线。根据戴维南终端匹配设计规则，R1通过从VCC将电流注入负载，帮助驱动器更容易达到逻辑高状态；R通过向地吸收电流，帮助将驱动器下拉到逻辑低状态。当R1和R2并联信号线的特征阻抗ZO匹配可以增强驱动器的风扇能力，减少信号空比变化引起的功耗变化。
优点：1。上下拉终端匹配电阻，有效抑制信号过冲；
2.信号摆幅降低，加强了系统噪声容限；
3.增强驱动器驱动能力，在5V和3.3V的CMOS和BiCMOS的系统中显得尤为有益；
缺点：1.存在静态直流功耗；
2.戴维南电压接近于器件的开关阈值电压，对于CMOS逻辑器件来说会导致更高的功耗；
扩展资料：戴维南终端匹配设计规则
1、两个电阻的并联值必须与传输线的特性阻抗相等；
2、与电源VCC连接的电阻不能太小，需保证驱动器的IOL电流在驱动器的性能指标范围以内，以免信号为低电平时灌电流过大，损坏器件；
3、与地连接的电阻不能太小，需保证驱动器的IOH电流在驱动器的性能指标范围以内，以免信号为高电平时拉电流过大，损坏器件；
3.4、RC终端匹配
图6 RC终端匹配
RC终端匹配技术也称之为AC终端匹配技术，它是由一个电阻R和一个电容C组成的，电阻R和电容C连接在传输线的负载一端。对于RC终端匹配来说，电阻R的值必须同传输线的特征阻抗ZO的值匹配才能消除信号的反射，而电容的值的挑选却十分复杂,这是因为电容值较小的话会导致RC时间常数过小，这样一来RC电路就类似于一个尖锐信号沿发生器，从而引起信号的过冲与下冲，反之，较大的电容值会引入更大的功耗；信号的频率、信号占空比、以及过去的数据位模式等因素都会影响终端匹配电容的充电和放电特性，从而影响功率消耗。通常情况下，。
RC终端匹配技术的优势在于终端匹配电容阻断了直流通路，因此节省了可观的功率消耗，同时恰当地选取匹配电容的值，可以确保负载端的信号波形接近理想的方波，同时信号的过冲与下冲又都很小。
RC终端匹配技术的一个缺点是信号线上的数据可能出现时间上的抖动，这取决于在此之前的数据模式。举例来说，一长串比较接近的数据位会导致信号传输线和电容充电到驱动器的最高输出电平的值，如果紧接着的是一个相位相反的数据位就需要花比正常情况更长的时间来确保信号跨越逻辑阈值电平。因此在设计系统时序的余量时务必将这一额外的时间考虑在内以确保设计的系统能够正常运作。
3.5、肖特基二极管终端匹配
肖特基二极管终端匹配技术也称之为二极管终端匹配技术，由两个肖特基二极管组成，此法不属于阻抗匹配的思路，而是通过二极管的钳位来减小过冲和下冲；传输线末端的信号反射，导致负载输入端上的电压升高超过VCC和二极管D1的正向偏值电压，使得该二极管正向导通连接到VCC上，从而将信号的过冲嵌位在VCC和二极管的阈值电压的和上，同样，连接到地的二极管D2也可以将信号的下冲限制在二极管的正向偏置电压上；因为二极管不会吸收任何的能量，仅仅只是将能量导向电源或者地，传输线上就会出现多次的信号反射。由于能量会通过二极管到电源和二极管到地的消耗，信号的反射会逐渐衰减，能量的损耗限制了信号反射的幅度，以维持信号的完整性。
四种阻抗匹配方式
当传输路径上阻抗不连续时，会有反射发生，阻抗匹配的作用就是通过端接元器件，时传输路线上的阻抗连续以去除传输链路上产生的反射。 常见的阻抗匹配如下：
一、串联端接方式
靠近输出端的位置串联一个电阻，要达到匹配效果，串联电阻和驱动端输出阻抗的总和应等于传输线的特征阻抗Z0。
在通常的数字信号系统中，器件的输出阻抗通常是十几欧姆到二十几欧姆，传输线的阻抗通常会控制在50欧姆，所以始端匹配电阻常见为33欧姆电阻。 当然要达到好的匹配效果，驱动端输出到串联电阻这一段的传输路径最好较短，短到可以忽略这一段传输线的影响。 串联电阻优缺点如下： （1）优点 1、只需要一个电阻； 2、没有多余的直流功耗； 3、消除驱动端的二次反射； 4、不受接收端负载变化的影响； （2）缺点 1、接收端的一次发射依然存在； 2、信号边沿会有一些变化； 3、电阻要靠近驱动端放置，不适合双向 传输信号； 4、在线上传输的电压是驱动电压的一半，不适合菊花链的多型负载结构。
二、并联端接方式
并联端接又叫终端匹配，要达到阻抗匹配的要求，端接的电阻应该和传输线的特征阻抗Z0相等。
在通常的数字信号传输系统里，接收端的阻抗范围为几兆到十几兆，终端匹配电阻如果和传输线的特征阻抗相等，其和接收端阻抗并联后的阻抗大致还是在传输线的特征阻抗左右，那么终端的反射系数为0。不会产生反射，消除的是终端的一次反射。 并联端接优缺点 1、适用于多个负载 2、只需要一个电阻并且阻值容易选取 1、增加了直流功耗 2、并联端接可以上拉到电源或者下拉到地，是的低电平升高或者高电平降低，减小噪声容限。
三、AC并联端接
并联端接为消除直流功耗，可以采用如下所示的AC并联端接（AC终端匹配）。要达到匹配要求，端接的电阻应该和传输线的特征阻抗Z0相等。
优缺点描述如下： 1、适用于多个负载 2、无直流功耗增加 1、需要两个器件 2、增加了终端的容性负载，增加了RC电路造成的延时 3、对周期性的信号有效（如时钟），不适合于非周期信号（如数据）
四、戴维南端接
戴维南端接同终端匹配，如下图，要达到匹配要求，终端的电阻并联值要和传输线的特征阻抗Z0相等。
优缺点描述： 1、适用于多个负载 2、很适用于SSTL/HSTL电平上拉或下拉输出阻抗很好平衡的情况。 1、直流功耗增加 2、需要两个器件 3、端接电阻上拉到电源或下拉到地，会使得低电平升高或高电平降低 4、电阻值较难选择，电阻值取值小会使低电平升高，高电平降低更加恶劣；电阻值取大有可能造成不能完全匹配，使反射增大，可以通过仿真来确定。
———————————————— 版权声明：本文为CSDN博主「deng_d1」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。 原文链接：https://blog.csdn.net/deng_d1/article/details/48105291