上午卷-1.计算机组成与结构-软件设计师

1.设置生成多项式G(x)=x⁴ x² X 1.对位串100111011101CRC编码后的结果是 A.1001110111011100 B.1100 C.1001110111010111 D.1011 解析：

• 第一步是计算比特串： G(x)=x⁴ x² X 1 = 1 * x⁴ 0 * x³ 1 * x² 1 * x¹ 1 * x⁰ = 10111
• 第二步是在10011011101后补位000 为1001110111010000
• 第三步：100111011101除以10111余数1100 注意这个除以很奇怪，比如10011年除以1011年1余数为100，或者根本不求余数，而是位运算^(异或，两个值不同为1，相同为0)。
• 第四步:100111011101后补位1100结果:1001111011100

2. 循环冗余校准码（CRC）使用生成多项式进行编码。将数据设置为k位，验证位为r位，CRC码的格式为（A ）。 A k个数据位之后跟r个校验位 B r检查位置后，跟随k个数据位 C r随机添加K个数据位进行验证 D r在k数据位中添加一个验位等间隔

数据位为n，验证位为k，n和k必须满足以下关系： 2^k-1≥n k

例如1000 001，得知n =7 假设k=3： 2³-1≥7 3 为7≥10，不成立 假设k=4： 2⁴-1≥7 4 为15≥11，成立。 所以k取值为4

还是以上例，7 4=11.表格有11列，验证位取值范围:(1≤i≤4)(2^i-1) i=1时 2^1-1=1； i=2时 2^2-1=2； i=3时 2^3-1=4； i=4时 2^4-1=8；

则校验位1=data11⊕data9⊕data7⊕data5⊕data3=1⊕0⊕0⊕0⊕1 = 0 则校验位2=data11⊕data10⊕data7⊕data6⊕data3=1⊕0⊕0⊕0⊕1 = 0 则校验位4=data7⊕data6⊕data5=0⊕0⊕0 = 0 则校验位8=data11⊕data10⊕data9=1⊕0⊕0= 1

1.海明校验码是在n个数据位之外增设k个校验位，从而形成一个k+n位的新的码字， 使新的码字的码距比较均匀地拉大。n与k的关系是（A）。 A 2^k - 1 ≥n + k B 2ⁿ - 1≤ n + k C n = k D n-1≤k 2.海明码利用奇偶性检错和纠错，通过在n个数据位之间插入k个校验位，扩大数据编码的码距。若n=48，则k应为（C ）。 A 4 B 5 C 6 D 7 3.已知数据信息为16位，最少应附加（C ）位校验位，以实现海明码纠错。 A 3 B 4 C 5 D 6 4. 以下关于校验码的叙述中，正确的是（A ）。 海明码利用多组数位的奇偶性来检错和纠错 海明码的码距必须大于等于1 循环冗余校验码具有很强的检错和纠错能力 循环冗余校验码的码距必定为1 　　 5. 以下关于采用一位奇校验方法的叙述中，正确的是（C ）。 A 若所有奇数位出错，则可以检测出该错误但无法纠正错误 B 若所有偶数位出错，则可以检测出该错误并加以纠正 C 若有奇数个数据位出错，则可以检测出该错误但无法纠正错误 D 若有偶数个数据位出错，则可以检测出该错误并加以纠正 解析： 对于奇偶校验，是由若干位有效信息，再加上一个二进制位（校验位）组成校验码，其中奇校验“1”的个数为奇数，而偶校验“1”的个数为偶数，以此完整校验，如果其中传输过程中有偶数个数发生错误（即1变成0或0变成1），则“1”的个数，其奇偶就不会发生改变，也就无法发现错误了，只有奇数个数据位发生错误，才能发现错误。同时，奇偶校验只能查错不能纠错。 6. 在（D ）校验方法中，采用模二运算来构造校验位。 A 水平奇偶 B 垂直奇偶 C 海明码 D 循环冗余 7. 以下关于海明码的叙述中，正确的是（A ）。 A 海明码利用奇偶性进行检错和纠错 B 海明码的码距为1 C 海明码可以检错但不能纠错 D 海明码中数据位的长度与校验位的长度必须相同 8.海明码是一种纠错码，其方法是为需要校验的数据位增加若干校验位，使得校验位的值决定于某些被校位的数据，当被校数据出错时，可根据校验位的值的变化找到出错位，从而纠正错误。对于32位的数据，至少需要加（/）个校验位才能构成海明码。 以10位数据为例，其海明码表示为 D9D8D7D6D5D4P4D3D2D1P3D0P2P1中，其中Di（0≤i≤9）表示数据位，Pj（1 ≤j≤4）表示校验位，数据位D9由P4、P3和P2进行校验（从右至左D9的位序为14，即等于8＋4＋2，因此用第8位的P4、第4位的P3和第2位的P2校验），数据位D5由（B ）进行校验。 A P4P1 B P4P2 C P4P3P1 D P3P2P1 解析： 数据位D9受到P4、P3、P2监督（14=8+4+2），那么D5受到P4、P2的监督（10=8+2）。

1.以下关于CPU的叙述中，错误的是（B ）。 A. CPU产生每条指令的操作信号并将操作信号送往相应的部件进行控制 B. 程序计数器PC除了存放指令地址，也可以临时存储算术/逻辑运算结果 C. CPU中的控制器决定计算机运行过程的自动化 D. 指令译码器是CPU控制器中的部件 2.为实现程序指令的顺序执行，CPU （B ）中的值将自动加1。 A. 指令寄存器（IR） B. 程序计数器（PC） C. 地址寄存器（AR） D. 指令译码器（ID） 3.在CPU中用于跟踪指令地址的寄存器是（C ）。 A. 地址寄存器（MAR） B. 数据寄存器（MDR） C. 程序计数器（PC） D. 指令寄存器（IR） 4.若某条无条件转移汇编指令采用直接寻址，则该指令的功能是将指令中的地址码送入（A ）。　 A. PC （程序计数器） B. AR （地址寄存器） C. AC （累加器） D. ALU （算逻运算单元） 6. 在CPU中，（B ）不仅要保证指令的正确执行，还要能够处理异常事件。 A. 运算器 B. 控制器 C. 寄存器组 D. 内部总线 7. 在CPU中，常用来为ALU执行算术逻辑运算提供数据并暂存运算结果的寄存器是（D ）。 A. 程序计数器 B. 状态寄存器 C. 通用寄存器 D. 累加寄存器 8.在程序运行过程中，CPU需要将指令从内存中取出并加以分析和执行。CPU依据（A ）来区分在内存中以二进制编码形式存放的指令和数据。 A 指令周期的不同阶段 B 指令和数据的寻址方式 C 指令操作码的译码结果 D 指令和数据所在的存储单元 解析： 指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间。CPU执行指令的过程中，根据时序部件发出的时钟信号按部就班进行操作。在取指令阶段读取到的是指令，在分析指令和执行指令时，需要操作数时再去读操作数。 9.CPU执行算术运算或者逻辑运算时，常将源操作数和结果暂存在（B ）中。 A 程序计数器（PC） B 累加器（AC） C 指令寄存器（IR） D 地址寄存器（AR） 10. CPU在执行指令的过程中，会自动修改（B ）的内容，以使其保存的总是将要执行的下一条指令的地址。 A 指令寄存器 B 程序计数器 C 地址寄存器 D 指令译码器 11. 计算机执行指令的过程中，需要由（A ）产生每条指令的操作信号并将信号送往相应的部件进行处理，以完成指定的操作。 A CPU的控制器 B CPU的运算器 C DMA控制器 D Cache控制器 12. 指令寄存器的位数取决于（B ）。 A 存储器的容量 B 指令字长 C 数据总线的宽度 D 地址总线的宽度 解析： 指令寄存器是CPU中的关键寄存器，其内容为正在执行的指令，显然其位数取决于指令字长。 13.（B ）是指按内容访问的存储器。 A 虚拟存储器 B 相联存储器 C 高速缓存（Cache） D 随机访问存储器 解析： 计算机系统的存储器按所处的位置可分为内存和外存。 按构成存储器的材料可分为磁存储器、半导体存储器和光存储器。 按存储器的工作方式可分为读写存储器和只读存储器。 按访问方式可分为按地址访问的存储器和按内容访问的存储器。 按寻址方式可分为随机存储器、顺序存储器和直接存储器。 相联存储器是一种按内容访问的存储器。 14. 属于CPU中算术逻辑单元的部件是（B）。 A 程序计数器 B 加法器 C 指令寄存器 D 指令译码器 15.计算机指令一般包括操作码和地址码两部分，为分析执行一条指令，其（C ）。 A 操作码应存入指令寄存器（IR），地址码应存入程序计数器（PC） B 操作码应存入程序计数器（PC）,地址码应存入指令寄存器（IR） C 操作码和地址码都应存入指令寄存器（IR） D 操作码和地址码都应存入程序计数器（PC） 解析： 程序被加载到内存后开始运行，当CPU执行一条指令时，先把它从内存储器取到缓冲寄存器DR中，再送入IR暂存，指令译码器根据IR的内容产生各种微操作指令，控制其他的组成部件工作，完成所需的功能。 程序计数器（PC）具有寄存信息和计数两种功能，又称为指令计数器。程序的执行分两种情况，一是顺序执行，二是转移执行。在程序开始执行前，将程序的起始地址送入PC，该地址在程序加载到内存时确定，因此PC的内容即是程序第一条指令的地址。执行指令时，CPU将自动修改PC的内容，以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单地对PC加1。当遇到转移指令时，后继指令的地址根据当前指令的地址加上一个向前或向后转移的位移量得到，或者根据转移指令给出的直接转移地址得到。 16.编写汇编语言程序时，下列寄存器中程序员可访问的是（A ）。 A 程序计数器（PC） B 指令寄存器（IR） C 存储器数据寄存器（MDR） D 存储器地址寄存器（MAR）　　 解析： 指令寄存器（IR）用于暂存从内存取出的、正在运行的指令，这是由系统使用的寄存器，程序员不能访问。 存储器数据寄存器（MDR）和存储器地址寄存器（MAR）用于对内存单元访问时的数据和地址暂存，也是由系统使用的，程序员不能访问。 程序计数器（PC）用于存储指令的地址，CPU根据该寄存器的内容从内存读取待执行的指令，程序员可以访问该寄存器。 17.在CPU的寄存器中，（B ）对用户是完全透明的。 A 程序计数器 B 指令寄存器 C 状态寄存器 D 通用寄存器 解析： 寄存器组是CPU中的一个重要组成部分，它是CPU内部的临时存储空间。寄存器既可以用来存放数据和地址，也可以存放控制信息或CPU工作时的状态。 在CPU中增加寄存器的数量，可以使CPU把执行程序时所需的数据尽可能地放在寄存器中，从而减少访问内存的次数，提高其运行速度。 但是，寄存器的数目也不能太多，除了增加成本外，寄存器地址编码增加还会增加指令的长度。 CPU中的寄存器通常分为存放数据的寄存器、存放地址的寄存器、存放控制信息的寄存器、存放状态信息的寄存器和其他寄存器等类型。

程序计数器是存放指令地址的寄存器，其作用是：当程序顺序执行时，每取出一条指令，程序计数器（PC）内容自动增加一个值，指向下一条要取的指令。当程序出现转移时，则将转移地址送入PC，然后由PC指向新的指令地址。 指令寄存器（IR）用于存放正在执行的指令，指令从内存取出后送入指令寄存器。其操作码部分经指令译码器送微操作信号发生器，其地址码部分指明参加运算的操作数的地址形成方式。在指令执行过程中，指令寄存器中的内容保持不变。 状态字寄存器（PSW）用于保存指令执行完成后产生的条件码，例如运算是否有溢出，结果为正还是为负，是否有进位等。此外，PSW还保存中断和系统工作状态等信息。 通用寄存器组是CPU中的一组工作寄存器，运算时用于暂存操作数或地址。在程序中使用通用寄存器可以减少访问内存的次数，提高运算速度。 在汇编语言程序中，程序员可以直接访问通用寄存器以存取数据，可以访问状态字寄存器以获取有关数据处理结果的相关信息，可以通过相对程序计数器进行寻址，但是不能访问指令寄存器。 18. CPU中译码器的主要作用是进行（B ）。 A 地址译码 B 指令译码 C 数据译码 D 选择多路数据至ALU 解析： CPU中指令译码器的功能是对现行指令进行分析，确定指令类型和指令所要完成的操作以及寻址方式，并将相应的控制命令发往相关部件。

• 内存与接口地址独立编址方法
• 内存与接口地址统一编址方法

• 无条件传送 在此情况下，外设总是准备好的，它可以无条件地随时接收CPU发来的输出数据，也能够无条件地随时向CPU提供需要输入的数据。
• 程序查询方式 (1）降低了CPU的效率。在这种工作方式下，CPU不做别的事，只是不停地对外设的状态进行查询。在实际的工程应用中，对于那些慢速的外设，在不影响外设工作的情况下，CPU应可以执行其他任务。 (2）对外部的突发事件无法做出实时响应。

由程序控制IO的方法，其主要缺点在于CPU必须等待IO系统完成数据的传输任务，在此期间CPU需定期地查询IO系统的状态，以确认传输是否完成。因此，整个系统的性能严重下降。

利用中断方式完成数据的输入/输出过程为:当IO系统与外设交换数据时,CPU无须等待也不必去查询IO的状态，而可以抽身出来处理其他任务。当IO系统准备好以后，则发出中断请求信号通知CPU，CPU接到中断请求信号后，保存正在执行程序的现场，转入IO中断服务程序的执行，完成与IO系统的数据交换，然后再返回被打断的程序继续执行。与程序控制方式相比，中断方式因为CPU无须等待而提高了效率。

中断处理方法： 在系统中具有多个中断源的情况下，常用的处理方法有

• 多中断信号线法(Multiple InterruptLines）
• 中断软件查询法(Software Poll)
• 菊花链法(Daisy Chain)
• 总线仲裁法
• 中断向量表法。

中断优先级控制 在具有多个中断源的计算机系统中，各中断源对服务的要求紧迫程度可能不同。在这样的计算机系统中，就需要按中断源的轻重缓急来安排对它们的服务。

在中断优先级控制系统中，给最紧迫的中断源分配高的优先级，而给那些要求相对不紧迫(例如几百微秒到几毫秒）的中断源分配低一些的优先级。在进行优先级控制时解决以下两种情况。

在计算机与外设交换数据的过程中，无论是无条件传送、利用查询方式传送还是利用中断方式传送，都需要由CPU通过执行程序来实现，这就限制了数据的传送速度。

直接内存存取（Direct Memory Access，DMA)是指数据在内存与IO设备间的直接成块传送，即在内存与IO设备间传送一个数据块的过程中，不需要CPU的任何干涉，只需要CPU在过程开始启动(即向设备发出“传送一块数据”的命令）与过程结束（CPU通过轮询或中断得知过程是否结束和下次操作是否准备就绪)时的处理，实际操作由DMA硬件直接执行完成，CPU在此传送过程中可做别的事情。 (1）外设向DMA控制器(DMAC)提出 DMA传送的请求。 (2)DMA控制器向CPU提出请求，其请求信号通常加到CPU的保持请求输入端HOLD上。 (3）CPU在完成当前的总线周期后立即对此请求作出响应，CPU 的响应包括两个方面的内容:一方面，CPU将有效的保持响应信号HLDA输出加到DMAC上，告诉DMAC它的请求已得到响应;另一方面，CPU将其输出的总线信号置为高阻，这就意味着CPU放弃了对总线的控制权。 (4)此时，DMAC获得了对系统总线的控制权，开始实施对系统总线的控制。同时向提出请求的外设送出 DMAC 的响应信号，告诉外设其请求已得到响应，现在准备开始进行数据的传送。 (5)DMAC送出地址信号和控制信号，实现数据的高速传送。 (6）当DMAC将规定的字节数传送完时，它就将HOLD信号变为无效并加到CPU上，撤销对CPU的请求。CPU检测到无效的HOLD就知道DMAC已传送结束，CPU就送出无效的HLDA响应信号，同时重新获得系统总线的控制权，接着DMA前的总线周期继续执行下面的总线周期。 在此再强调说明,在DMA传送过程中无须CPU的干预,整个系统总线完全交给了DMAC,由它控制系统总线完成数据传送。在 DMA传送数据时要占用系统总线，根据占用总线方法的不同，DMA可以分为中央处理器停止法、总线周期分时法和总线周期挪用法等。无论采用哪种方法，在 DMA传送数据期间，CPU不能使用总线。

通道是一个具有特殊功能的处理器,又称为输入输出处理器(Input/Output Processor, IOP)，它分担了CPU的一部分功能，可以实现对外围设备的统一管理，完成外围设备与主存之间的数据传送。

通道方式大大提高了CPU 的工作效率，然而这种效率的提高是以增加更多的硬件为代价的。

外围处理机(Peripheral Processor Unit，PPU)方式是通道方式的进一步发展。PPU是专用处理机,它根据主机的IO命令，完成对外设数据的输入输出。在一些系统中,设置了多台PPU,分别承担IO控制、通信、维护诊断等任务。从某种意义上说，这种系统已变成分布式的多机系统。

微机中的总线分为数据总线、地址总线和控制总线3类。不同型号的CPU芯片，其数据总线、地址总线和控制总线的条数可能不同。

数据总线(Data Bus，DB）用来传送数据信息，是双向的。CPU既可通过DB从内存或输入设备读入数据，也可通过DB将内部数据送至内存或输出设备。DB的宽度决定了CPU 和计算机其他设备之间每次交换数据的位数。

地址总线(Address Bus，AB）用于传送CPU发出的地址信息，是单向的。传送地址信息的目的是指明与CPU交换信息的内存单元或IO设备。存储器是按地址访问的，所以每个存储单元都有一个固定地址，要访问lMB存储器中的任一单元，需要给出2^{20个地址，即需要20位地址（2}20=1M)。因此，地址总线的宽度决定了CPU 的最大寻址能力。

控制总线(Control Bus，CB)用来传送控制信号、时序信号和状态信息等、双向的。其中有的信号是CPU向内存或外部设备发出的信息，有的是内存或外部设备向CPU发出的信息。显然，CB中的每一条线的信息传送方向是单方向且确定的,但CB作为一个整体则是双向的。所以，在各种结构框图中，凡涉及到控制总线CB，均是以双向线表示。

ISA总线、EISA总线、PCI总线、PCI Express总线、前端总线、RS-232C、SCSI总线、SATA、USB、IEEE-1394、IEEE-488

在原码表示法中，最高位是符号位，0表示正号，1表示负号，其余的n-1位表示数值的绝对值。数值0的原码表示有两种形式:[+0]_原=0 0000000，[-0]_原=1 0000000 。

在反码表示中，最高位是符号位，0表示正号，1表示负号，正数的反码与原码相同，负数的反码则是其绝对值按位求反。数值0的反码表示有两种形式:[+0]_反=0 0000000，[-0]_反=1 1111111

在补码表示中，最高位为符号位，0表示正号，1表示负号，正数的补码与其原码和反码相同,负数的补码则等于其反码的末位加1。在补码表示中,0有唯一的编码:[+0]_补=0 0000000,[-0 ]_补=00000000。

移码表示法。移码表示法是在数X上增加一个偏移量来定义的，常用于表示浮点数中的阶码。如果机器字长为n，规定偏移量为2^n-1，则移码的定义如下: 若X是纯整数，则[X]_移=2^n-1 +X (-2^n-1≤X<2^n-1);若X是纯小数，则[X]_补 =1+X(-1≤X<1)。 实际上，在偏移2^n-1的情况下，只要将补码的符号位取反便可获得相应的移码表示。

没看明白，先不写

1.机器字长为n位的二进制数可以用补码来表示（A ）个不同的有符号定点小数。 A. 2ⁿ B. 2^n-1 C. 2ⁿ-1 D. 2^n-1+1 2. 若某计算机采用8位整数补码表示数据，则运算（C ）将产生溢出。 A -127+1 B -127-1 C 127+1 D 127-1 釆用8位补码表示整型数据时，可表示的数据范围为-128〜127，因此进行127+1运算会产生溢出。 3. 某机器字长为n，最高位是符号位，其定点整数的最大值为（B ）。 A 2ⁿ-1 B 2^n-1-1 C 2ⁿ D 2^n-1 4.浮点数的表示分为阶和尾数两部分。两个浮点数相加时，需要先对阶，即（D ）（n为阶差的绝对值）。 A 将大阶向小阶对齐，同时将尾数左移n位 B 将大阶向小阶对齐，同时将尾数右移n位 C 将小阶向大阶对齐，同时将尾数左移n位 D 将小阶向大阶对齐，同时将尾数右移n位 解析： 对阶时，小数向大数看齐；对阶是通过较小数的尾数右移实现的。 5.浮点数的一般表示形式为N = 2^ExF，其中E为阶码，F为尾数。以下关于浮点表示的叙述中，错误的是（C ） 。两个浮点数进行相加运算，应首先（/）。 A 阶码的长度决定浮点表示的范围，尾数的长度决定浮点表示的精度 B 工业标准IEEE754浮点数格式中阶码采用移码、尾数采用原码表示 C 规格化指的是阶码采用移码、尾数采用补码 D 规格化表示要求将尾数的绝对值限定在区间[0.5, 1） 6. 若内存容量为4GB，字长为32，则（A ）。 A 地址总线和数据总线的宽度都为32 B 地址总线的宽度为30,数据总线的宽度为32 C 地址总线的宽度为30,数据总线的宽度为8 D 地址总线的宽度为32,数据总线的宽度为8 解析： 内存容量为4GB，即内存单元的地址宽度为32位。 字长为32位即要求数据总线的宽度为32位，因此地址总线和数据总线的宽度都为32。 地址总线的宽度就是处理机寻址范围，若地址总线为n位，则可寻址空间为2的n次方字节。所以本题的可寻址空间为：4102410241024位，所以地址总线宽度为32 7.在计算机系统中釆用总线结构，便于实现系统的积木化构造，同时可以（C ）。 A 提高数据传输速度 B 提高数据传输量 C 减少信息传输线的数量 D 减少指令系统的复杂性 解析： 总线是连接计算机有关部件的一组信号线，是计算机中用来传送信息代码的公共通道。釆用总线结构主要有以下优点：简化系统结构，便于系统设计制造；大大减少了连线数目，便于布线，减小体积，提髙系统的可靠性；便于接口设计，所有与总线连接的设备均釆用类似的接口；便于系统的扩充、更新与灵活配置，易于实现系统的模块化； 便于设备的软件设计，所有接口的软件就是对不同的口地址进行操作；便于故障诊断和维修，同时也降低了成本。 8.以下关于数的定点表示和浮点表示的叙述中，不正确的是（B ） A 定点表示法表示的数（称为定点数）常分为定点整数和定点小数两种 B 定点表示法中，小数点需要占用一个存储位 C 浮点表示法用阶码和尾数来表示数，称为浮点数 D 在总位数相同的情况下，浮点表示法可以表示更大的数 解析： 各种数据在计算机中表示的形式称为机器数，其特点是采用二进制计数制，数的符号用0、1表示，小数点则隐含表示而不占位置。机器数对应的实际数值称为数的真值。 为了便于运算，带符号的机器数可采用原码、反码、补码和移码等不同的编码方法。 所谓定点数，就是表示数据时小数点的位置固定不变。小数点的位置通常有两种约定方式：定点整数（纯整数，小数点在最低有效数值位之后）和定点小数（纯小数，小数点在最高有效数值位之前）。 当机器字长为n时，定点数的补码和移码可表示2^{n个数，而其原码和反码只能表示2}n-1个数（0表示占用了两个编码），因此，定点数所能表示的数值范围比较小， 运算中很容易因结果超出范围而溢出。 数的浮点表示的一般形式为：N=2E×F，其中E称为阶码，F为尾数。阶码通常为带符号的纯整数，尾数为带符号的纯小数。浮点数的表示格式如下： 很明显，一个数的浮点表示不是唯一的。当小数点的位置改变时，阶码也相应改变，因此可以用多种浮点形式表示同一个数。 浮点数所能表示的数值范围主要由阶码决定，所表示数值的精度则由尾数决定。 9.若计算机存储数据采用的是双符号位（00表示正号、11表示负号），两个符号相同的数相加时，如果运算结果的两个符号位经（D ）运算得1，则可断定这两个数相加的结果产生了溢出。 A 逻辑与 B 逻辑或 C 逻辑同或 D 逻辑异或 解析： 当表示数据时并规定了位数后，其能表示的数值范围就确定了，在两个数进行相加运算的结果超出了该范围后，就发生了溢出。在二进制情况下，溢出时符号位将变反，即两个正数相加，结果的符号位是负数，或者两个负数相加，结果的符号位是正数。采用两个符号位时，溢出发生后两个符号位就不一致了，这两位进行异或的结果一定为1。 10.浮点数能够表示的数的范围是由其（B ）的位数决定的。 A 尾数 B 阶码 C 数符 D 阶符 11.如果“2x”的补码是“90H”，那么x的真值是（B ）。 A 72 B -56 C 56 D 111 解析： 90H=9*16=144 144对应的二进制码为1001 0000 1001 0000 - 1 = 1000 1111 1000 1111 取反得到原码为1111 0000 值为 - 112 2X = -112 所以X = -56 12.设16位浮点数，其中阶符1位、阶码值6位、数符1位、尾数8位。若阶码用移码表示，尾数用补码表示，则该浮点数所能表示的数值范围是（B ）。 A -2⁶⁴～（1-2^-8）2⁶⁴ B -2⁶³～（1-2^-8）2⁶³ C -2⁶⁴～（1-2-（1-2^-8）2⁶⁴～（1-2^-8）2⁶⁴<