资讯详情

CMOS和TTL集成门电路多余输入端的处理方法

CMOS和TTL集成门电路在实际使用中经常遇到这样一个问题,即输入端是多余的。如何正确处理这些多余的输入端,使电路正常稳定地工作?本文提供了解决这个问题的方法供您参考。

CMOS门电路

CMOS门电路一般由MOS由于管构成MOS管道的格栅极与其他极之间有绝缘层。在直流状态下,格栅极没有电流,因此在静态状态下,格栅极没有电流,输入电平与外部电阻无关。MOS管道是电路中的压控元件。基于此功能,输入端信号易受外界干扰,因此正在使用中CMOS特别注意门电路输入端不能悬挂。使用时应采用以下方法:

与门和非门电路

因为与门电路的逻辑功能是输入信号只要有低电平,输出信号就是低电平,只有当全部为高电平时,输出端才是高电平。非门电路的逻辑功能是,只要输入信号有低电平,输出信号就是高电平。只有当所有输入信号都是高电平时,输出信号才是低电平。因此,当输入端输入电平为高电时,对电路的逻辑功能没有影响,即其他输入端与输出端之间仍具有与或非逻辑功能。这样对于CMOS通过限流电阻(500),与门和非门电路的多余输入端应采用高电平(Ω)接电源。

或门,或非门电路

或者门电路的逻辑功能是输入信号只要有高电平输出信号就是高电平,只有当所有输入信号都是低电平时,输出信号才是低电平。或者非门电路的逻辑功能是,只要输入信号有高电平,输出信号就是低电平,只有当输入信号都是低电平时,输出信号才是高电平。这样,当门或非门电路输入端的输入信号为低电平时,不会影响门电路的逻辑功能。因此,或门和或非门电路多余输入端的处理方法应是通过限流电阻(500Ω)接地。

TTL门电路

TTL门电路一般由晶体三极管电路组成。根据TTL当输入电压小于阐值电压时,可以知道电路的输入伏安特性UTH,即输入低电平时输入电流比较大,一般在几百微安左右。当输入电压大于阈值电压时UTH输入高电平时输入电流比较小,一般在几十微安左右。如果由于输入电流的存在,TT L门电路输入端串联有电阻,会影响输入电压。其输入阻抗特性为:当输入电阻较低时,输入电压很小,随着外部电阻的增加,输入电平增加,当输入电阻大于时IKΩ当输入电平变为阈值电压时UTH即使输入端不连接高电平,输入电压也是高电平,影响低电平输入。所以对于TTL应采用以下方法处理电路多余输入端:

TTL与门和非门电路

对于TTL与门电路,只要电路输入端有低电平输入,输出就是低电平。当输入端全部为高电时,输出为高电平。对于TTL对于非门,只要电路输入端有低电平输入,输出就是高电平,只有当输入端全部为高电平时,输出才是低电平。根据其逻辑功能,当输入端的外部高电平时对其逻辑功能没有影响时,应采用以下四种方法:通过限流电阻连接多余输入端的高电平;根据TTL门电路的输入特性可以看出,当外部电阻为大电阻时,输入电压为高电平,可多余的输入端,相当于外部高电平;通过大电阻(大于1kΩ)到地,这也相当于输入端的外部高电平;当TTL门电路工作速度低,信号源驱动能力强,多余的输入端也可与使用的输入端并联使用。

TTL或门,或非门

对于下TTL或门电路,逻辑功能是只要输入端有高电平输出端就是高电平,只有输入端都是低电平,输出端才是低电平,TTL或者非门电路,逻辑功能是,只要输入端有高电平,输出端就是低电平。根据上述逻辑功能,TTL或门、或非门电路多余输入端的处理应采用以下方法:接低电平;接地;由TTL输入端的输入伏安特性可以看出,当输入端接小于时IKΩ输入端的电压很小,相当于连接低电平,因此可以连接小于IKΩ(500Ω)电阻到地。

对三态门高阻态的理解

高阻态这是一个数字电路里常见的述语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,如果用万用表测的话有可能是高电平也有可能是低电平,其电压值可以浮动在高低电平之间的任意数值上,随它后面所接的电路而定。

高阻态的本质

在电路分析中,可以理解高阻态。可视为输出(输入)电阻很大,极限可视为悬空(也就是说理论上高电阻不是悬空),是对地或电源电阻很大的状态。实际应用与引脚悬空几乎相同。当门电路输出上拉管导通,下拉管截止时,输出为高电平;相反,电平较低;如果上拉管和下拉管截止时,输出端相当于浮动(无电流流),其电平取决于外部电平,即门电路放弃对输出端电路的控制。

悬空

就是逻辑器件的输入引脚即不接高电平,也不接低电平。由于TTL当输入引脚悬空时,逻辑器件的内部结构相当于引脚连接高电平。一般实际使用时,不建议引脚悬挂,容易干扰。对于TTL或非门接地处理,对于TTL与非门可悬挂或连接高电平。至于COMS因为COMS栅极和衬底被二氧化硅隔开,比较脆弱,只能承受几百伏的电压,而静电能达到几千伏,COMS悬空时电压为VDD/2。

由于TTL集成电路的低电平驱动能力远大于高电平驱动能力,因此常用的低电平有效OC由门输出的七段译码器驱动。

本文介绍了逻辑IC中CMOS和TTL多余输入端的解决方案,每种情况都有详细的解释。我希望你能从本文中获得有用的知识,解决输入端多余的问题。

标签: 集成式电路连接器集成电路a2003c集成电路4面出脚

锐单商城拥有海量元器件数据手册IC替代型号,打造 电子元器件IC百科大全!

锐单商城 - 一站式电子元器件采购平台