数字信号处理器(digital signal processor,DSP)可编程微处理器用于数字信号处理，其诞生和快速发展，使各种数字信号处理算能够实时实现，为数字信号处理的研究和应用开辟了新局面，提供了低成本的实际工作环境和应用平台，促进了新理论和应用领域的发展。目前，DSP通信、航空、航天等技术。目前，DSP技术广泛应用于通信、航空、航天等领域。雷达、工业控制、医疗、网络和家用电器。
1.1 DSP系统和芯片的结构特点
1.1.1 DSP系统的基本结构
非电物理量通过传感数转换为模拟电信号，预处理一般包括放大器和滤波器两部分，信号通过放大器放大到一定范围的模拟输入信号，滤波器（低或带）是过滤输入模拟信号中的无用频率成分和噪声，避免采样后频谱混合失真。A/D在满足奈奎斯特采样定理的条件下，将模拟信号转换为数字信以，DSP负责输入数字信号的算法，如卷积、相关、滤波或快速傅里叶变换(FFT）等。处理后的数字信号DA转换，由于转换输出的模拟信号中含有许多高频成分，因此需要通过重建滤波器来过滤这些高频信号，以获得平滑的模拟输出信号。
事实上，为了完成数字信号处理了完成数字信号处理的任务DSP除了基本结构，它还必须是DSP系统中配置人机接口、存储器、通信接口、测试接口和电源设备等。
1.1.2 DSP芯片的结构特点
计算机的总线结构分为：冯·谐依曼(von Neumann）结构和哈佛（Harvard)结构。
冯采用大多数微处理器和单片机·诺依曼结构，线和数据总线，CPU只能使用同一条地址总线去如图1-2所示。（在此结构中，只有一个内部地址总分时传输程序地址和数据地址，使用相同的数据总线分别读取程序代码或数据读写访问）因此，总线分时使用，指令的执行只能串行，而不是平行，处理速度慢，数据吞吐量低。(程序和数据共享相同的总线，程序和数据需要分时续写)
哈佛总线结构如图1-3(a）所示，程序存储器和数据存储器是分开的，有许多独立的程序总线和数据总线，其中PAB、PDB和PCB程序地址总线、程序数据总线和程序控制总线，DAB、DDB和DCB它们是数据地址总线、数据数据总线和数据控制总线。它们可以同时搜索和读写程序和数据。因此，可以平行执行指令和访问数据CPU大大提高了运行速度和处理能力。
DSP进型哈佛总线结构如图1-3所示（b)所示。其改进之处是：在数据总线和程序总线之间有局部的交叉连接，也就是说，在程序空间和数据空间之间有相互访问的能力，从而增加了存储器访问的灵活性，提高了DSP运行效率。DSP哈佛总线的改进主要体现在以下三点。
⑴片内RAM它可以在程序空间的电影中形象数据空间或图像RAM当被视为程序空间时，意味着可以使用程序总线访问数据。
⑵片内ROM它可以映射到程序空间或数据空间。当电影中ROM当被图像到数据空间时，可以使用数据总线读取程序空间。
⑶具有根装裁(boatloader) 功能，允许将片外的指令代码调至片内数据存储器，供CPIL零等待操作。
CPU执行指令通常分为四个阶段。
⑴F：取指(fetch)。
⑵D：译码(decode)。
⑶O：取操作数(operand)。
⑷X：执行(execute)。
所谓装配线操作，是指令的不同阶段分为连续几个周期，并通过不同的硬件完成指定的不同执行阶段（称为等级） ）。
一般来说，微处理器中没有硬件乘法器。在进行乘法操作时，需要调用内部操作序列来执行一系列相加和移位操作，因此需要多个时钟周期。例如，TMS320C54x系列集成了17个X17位硬件乘法器和40位加法器可以高速完成乘法-累加操作(MAC)；TMS320C6000系列电影中有个硬件乘法器支持单周期16位×16位、16位×32位乘法，支持双16位×16位和4个8位×八位乘法运算。
除上述硬件乘法器和乘加单元外，DSP的CPU一般还包括：算术逻辑运算单元：(ALU)、累加器、加法器、桶移位器、程序地址生成和数据地址生成。
许多DSP芯片具有重复操作指令和支持重复操作的特殊硬件，可以自动重复单个指令或一段指令。
所谓复合操作，是指多个操作任务可以在单字单周期指令中单独完成。
DSP图1-8中显示了大量的片内外设置。一般包括程序存储器、数据存储器、定时/计数器、串行口、主机接口、外部存储接口、电源控制JTAG接口等。开发人员可以形成独立的应用系统，而无需扩展许多设备。DSP芯片具有很强的扩展接口的能力，可以无缝连接存储器和一系列I/O器件。由于DSP它具有高速数字信号处理能力和较强的嵌入式接口能力，因此在嵌入式系统中得到了广泛的应用。
1.3DSP芯片的分类、性能及其应用
1.3.1 DSP芯片分类填题
根据数据格式分为定点DSP和浮点DSP。 根据芯片的用途分为通用型DSP和专用型DSP。 根据芯片结构有多种分类方法。例如，静态DSP指任何问题率都能在一定的颇率范围内正常工作DSP芯片，除了运行速度变化外，没有性能下降：一致性DSP指他们的指令集，CPU结构与管脚兼容DSP芯片，如TI公司的TMS320系列DSP等。 专为某一应用而设计ASIC该系统仅涉及一种或多种自然类型的数据处理，如音频、视频、语音压缩和解压缩、调制和解调器等，其内部基本上是DSP构建运算单元，包括FIR、11R、FFT、DCT编码/解码器和卷积码RS编码/解码器等。其特点是计算密集，数据量大，计算量大。 积木结构由乘法器、存储器、控制电路等单元逻辑电路组成。该结构也被称为硬连接逻辑电路，具有成本低、速度高的特点，但没有编程能力。目前主要用于接收器前端的一些高频操作。
1.3.2DSP芯片的性能
DSP芯片种类繁多，结构差异很大，使用场合也不因此，目前DSP性能的衡量还没有统一的标准。不同厂家的产品指标甚至没有可比性。以下技术指标仅从运算速度的角度描述DSP处理能力或性能仅供系统设计参考。例如，TMS320C6416在时钟为1GHz峰值性能可达8万MIPS。操作包括CPU操作、地址计算、数据访问I/O该指标用于评估操作等DSP处理能力 TMS320C6201在时钟为200MHz峰值性能可达2400MOPS。浮点操作包括浮点乘法、加法、减法、浮点数据存储等。该指标是测量浮点DSP处理能力的重要指标。ADSP-TS201S峰值性能可达14400MFLOPS。该指标用于衡量DSP的数据传输能力，通常指总线或1/O口的带宽，它是对总线或I/O口数据吞吐率的量度。如TMS320C6000的总线时钟为200MHz时，其总线数据吞吐率为800MBPS。大部分DSP可在单周期内完成一次MAC。FFT是数字信号处理中的典型运算，因此用FFT执行时间作为DSP的性能衡量标准更具有实用价值。
1.3.3DSP芯片的应用