随着科学技术的发展，全球芯片包装技术正逐渐从双列直接插孔转向金誉半导体的包装形式（SMT）。
SMT是表?贴装技术(表)组装技术）（Surface Mounted Technology缩写)，是电的缩写)组装?业?最流?的?技术和工艺。电?电路表?组装技术（Surface Mount Technology，SMT），称为表?贴装或表?安装技术。它是?无引脚或短引线表组装元件(简称SMC/SMD，中?称?状元器件）安装在印制电路板（Printed Circuit Board，PCB)的表?或其他基板的表上，通过再流焊或浸焊等焊接组装的电路安装技术。
与传统的包装形式不同，今天我们要谈谈SMT(表?贴装技术)包括晶圆级封装在内的芯片封装形式更加困难，要求更严格，技术更加严格(WLP)、三维封装(3DP)系统级封装(SiP)三种。
晶圆级封装(Wafer Level Packaging，缩写WLP)由于其尺寸小、电性能好、散热好、成本低等优点，是一种先进的包装技术，近年来发展迅速。
与传统的包装工艺不同，晶圆级包装是在芯片还在晶圆上的时候包装的。保护层可以粘在晶圆的顶部或底部，然后连接电路，然后将晶圆切成单个芯片。
与传统封装相比，晶圆级封装具有以下优点：
1.包装尺寸小
由于没有引线、键合和塑胶工艺，封装无需向芯片外扩展，使得WLP包装尺寸几乎等于芯片尺寸。
2.传输速度高
与传统的金属引线产品相比，WLP一般连接线较短，在高频等高效率要求下，性能较好。
3.高密度连接
WLP可采用数组连接，芯片与电路板之间的连接不限于芯片周围，提高单位面积的连接密度。
4.生产周期短
WLP从芯片制造到包装到成品，中间环节大大降低，生产效率高，周期缩短。
5.工艺成本低
WLP在硅片层面完成封装试验，实现批量生产成本最小化的目标。WLP成本取决于每个硅片上合格芯片的数量，减少芯片设计尺寸和增加硅片尺寸的发展趋势相应降低了单个设备包装的成本。WLP晶圆制造设备可充分利用，生产设施成本低。
目前，晶圆级封装技术已广泛应用于闪速存储器，EEPROM、高速DRAM、SRAM、LCD驱动器、射频器件、逻辑器件、电源/电池管理器件和模拟器件(稳压器、温度传感器、控制器、操作放大器、功率放大器)。
三维封装，英文简称(3DP），包括CIS发射器、MEMS包装，标准设备包装。是指在不改变包装体尺寸的情况下，在同一包装体中垂直堆放两个以上芯片的包装技术，以实现大芯片的功能和性能。它起源于闪光存储器（NOR/NAND）及SDRAM层层包装。
主要特点包括：多功能、高效、大容量高密度、单位体积功能和应用翻倍、成本低。
系统级包装，将各种功能芯片（包括处理器、存储器等）集成到包装中，集成组装成具有多层设备结构的单个标准包装，可提供多种功能，形成系统或子系统，实现更高的性能、功能和处理速度，大大降低电子设备内部的空间要求。即实现所谓的Convergent System电子系统水平。
系统级包装包括两个非常重要的特点：
(1)在一个包装中集成不同工艺和功能的芯片，实现强大的系统功能； （2）将过去PCB版本中的分立元件集成在多层集成结构中，使系统小型化，实现所谓的Convergent System 。
包装主要是为了实现芯片内外电路之间的连接和保护。这三种更先进的包装形式有自己的优点和不同的应用场合。虽然目前还没有普及，但这一定是未来的发展方向。时间会给我们答案，哪一种将在不久的将来成为最主流的方式。