1、简介
差异晶振一般用于高速数据传输，常见LVDS、LVPECL、HCSL、CML这些差异技术有差异信号抗干扰和抑制EMI但在性能、功耗和应用场景方面存在很大差异。下图列出了几种最常用的差分信号技术及其主要参数。
LVDS信号±350mv, 相应的功耗很低，但速率可达3.125Gbps。一般来说，电路简单、功耗低、噪音低的优点LVDS成为几十Mbps及至3Gbps应用的首选。
LVPECL信号的摆幅为±800mv或更高，因此其功耗大于LVDS信号的。 但也有更高的驱动能力，可用于10Gbps高速数据传输。
CML（Current Mode Logic）信号主要由电流驱动，其输入输出匹配良好，从而减少外围设备，直接连接，是高速数据接口形式中最简单的。XAUI、10G XFI接口均采用CML电平。
2、LVDS、LVPECL、CML比较
高速设计中常用的三种电平，但各有特点：
都属于电流驱动
CML最简单的是直接连接，无需外部端接；LVDS其次，在接收端增加100Ω终结电阻(不需要内置)；LVPECL最复杂的是，输出端需要偏置到VCC-2V，输入端需要偏置到VCC-1.3V。
LVDS差异对摆幅最小，所以功耗也最小，在相同的工作速度下，功耗不到LVPECL三分之一；CML和LVPECL基于结构差异，差异对摆幅相对较大，内部三极管工作处于不饱和状态，功耗较大，CML的功耗低于LVPECL。
由于CML和LVPECL内部三极管处于不饱和状态，逻辑翻转速率高，数据速率高；同时，由于LVDS差异对的输入摆幅较小（LVDS为100mV，LVPECL为310mV，CML为400mV；输出摆幅：LVDS为350mV，LVPECL为800mV，CML为800mV），噪声容量小，不利于高速传输。
支持直流耦合和交流耦合
3、各信号模式之间的转换
LVPECL到CML的转换
如图1所示，在LVPECL驱动输出端向GND处放置一个150Ω电阻为开路发射极提供直流偏置GND直流电流路径非常重要。为了将800mV LVPECL摆幅衰减到400mV的CML摆幅，需在150Ω电阻后放置50个Ω的衰减电阻（RA），以衰减LVPECL摆幅电平的一半。另外，必须确认CML接收器输入内部自偏置。如果CML如果输入端的自偏置不存在，则必须存在PCB上放置50Ω端接电阻到VCC，用于CML端接偏置和传输线。
图1.LVPECL到CML的转换
LVPECL到LVDS的转换
在LVPECL驱动输出端向GND放置一个150Ω电阻为开路发射极提供直流偏置GND直流电流路径至关重要(图2)。为了将800mV LVPECL摆幅衰减到325 mV LVDS摆幅，必须在150Ω电阻器放置70个Ω衰减电阻。应在LVDS在接收器前放置10个接收器nF交流耦合电容以防止来自LVPECL驱动器的直流电平。LVDS输入需要通过方向重新偏置GND放置8.7KΩ电阻连接到3.3V和5KΩ电阻到GND来实现LVDS接收器输入共模1.2V直流电平。如果LVDS接收器差输入引脚已有100Ω电阻不需要外部100Ω电阻。
图2.LVPECL到LVDS的转换
LVPECL到HCSL的转换
如图3所示，在LVPECL驱动输出端向GND放置一个150Ω电阻为开路发射极提供直流偏置GND直流电流路径非常重要。为了将800mV的LVPECL摆幅衰减到700mV的HCSL摆幅时，必须是150Ω电阻后，放置衰减电阻（RA =8Ω）。应在HCSL在接收器前放置10个接收器nF交流耦合电容以防止来自LVPECL驱动器的直流电平。交流耦合电容放置后，HCSL输入需要重新偏置，470可以通过Ω电阻连接3.3V和56Ω电阻到GND上来实现HCSL接收机输入共模350 mV直流电平。
图3.LVPECL到HCSL的转换
HCSL到LVDS的转换
图4中，每一个HCSL0和14输出引脚mA之间切换。当一个输出引脚是低电平(0)时，另一个是高电平(驱动14mA）。HCSL驱动器的等效负载电阻为48Ω，与50Ω并联，相当于23.11Ω。LVDS输入摆幅为14mAx23.11Ω= 323mV。应在LVDS在接收器前放置10个接收器nF交流耦合电容以防止来自HCSL驱动器的直流电平。放置交流耦合电容后，LVDS输入需要重新偏置，一个8可以通过.7KΩ电阻连接到3.3V和5KΩ电阻连接到GND来实现LVDS接收器输入共模1.2V 直流电平。如果LVDS接收器差输入引脚已有100Ω电阻不需要外部100Ω电阻。
图4.HCSL到LVDS的转换
HCSL到CML的转换
图5中，每一个HCSL0和14输出引脚mA之间切换， 当一个输出引脚是低电平(0)时，另一个是高电平(驱动14mA）。HCSL驱动器的等效负载电阻为68Ω，与50Ω电阻并联相当于28.81Ω。CML输入摆幅为14mAx28.81Ω= 403mV。 应在CML在接收器前放置10个接收器nF交流耦合电容以防止来自HCSL驱动器的直流电平。另外，必须确认CML接收器输入内部自偏置。如果没有CML输入端的自偏置必须在CML端接偏置和传输线PCB上放置一个50Ω端接电阻到VCC。
图5 HCSL到CML的转换
LVDS到CML的转换
LVDS输出通过100Ω电阻终端驱动±3.5mA电流，在CML350mV摆幅电平(图6)。因为CML标准摆幅为400mV，所以CML接收器可接收350mV摆幅电平。此外，还必须确认CML接收器输入内部自偏置。如果CML如果输入端的自偏置不存在，则必须存在PCB上放置一个50Ω的电阻到VCC，用于CML端接偏置和传输线。
图6.LVDS到CML的转换