最近，上海证券交易所正式接受了思瑞浦科技创新委员会的上市申请。思瑞浦在模拟芯片领域积累了大量的技术经验，开发了涵盖电源管理领域的多类模拟芯片产品，其中许多已进入ZTE、海康威视等领先企业的供应链系统。
图1 现有技术基于异步降压DCDC芯片自举电路
图1是基于异步降压的现有技术DCDC芯片自举电路、异步降压DCDC需要使用肖特基二级管芯片D0形成电感电流的续流路径，完成输入电压VIN到输出电压VOUT的转换。
异步降压DCDC通常使用芯片NMOS为了驱动高边，管道被用作高边的功率管NMOS管道需要芯片内部设计BOOT驱动电路与外部自举电容器相匹配CBOOT，以产生高边NMOS管道驱动电路的电源BOOT。若为输入电压VIN接近输出电压VOUT、无论工作条件占空比大，CCM模式(ContinuousConduction Mode，或者DCM模式(Discontinuous ConductionMode非连续导通模式)，OFF时间很短，自举电容CBOOT不能充电。虽然外接二极管和假负载可以改善，但这种方法损害了轻负载效率。
因此，思瑞浦申请了一个名为异步降压的项目DCDC基于异步降压的芯片和芯片DCDC芯片自举电路发明专利(申请号:20191141352.7)申请人为思瑞浦微电子科技(苏州)有限公司。
本专利提供异步降压DCDC基于异步降压的芯片和芯片DCDC芯片的自举电路可以解决轻载自举电容无法充电的问题。
图2 异步降压DCDC芯片电路原理图
上图是本发明提出的异步降压DCDC芯片电路原理图，DCDC芯片包括输入端IN、第一输出端BOOT第二输出端SW，输入端和输入电压VIN连接，第一输出端BOOT和第二输出端SW电压差为VBOOT。其中，输入端IN和第一输出端BOOT有几个第一MOS管，第一MOS管道的栅极和第二输出端SW之间是BOOT参考电压单元。另外，第二输出端SW与基准电位之间的第二个MOS管M3，且第二MOS管M3.由逻辑控制单元驱动。
第一输出端BOOT和第二输出端SW之间设有低压锁存单元，低压锁存单元用于监测第一输出单和第二输出端SW间的电压差VBOOT，以控制第一MOS管道的导通或截止。
在第二输出端SW和基准电位之间增加第二MOS管M3.由逻辑控制单元驱动。当输入端IN和第二输出端SW当电压差小于或等于预设阈值电压时，逻辑控制单元驱动第二MOS管M导通，第二输出端SW当输入端电压降至基准电位时IN和第二输出端SW当电压差大于预设阈值电压时，逻辑控制单元驱动第二MOS管M3截止。
而且在第二输出端SW和第二MOS管M在3中间，我们可以放置第一和二极管D1，D1正极和第二输出端SW连接，负极和第二MOS管M三相连。第一二极管D1的设置可以阻断电流的倒灌路径。
图3 BOOT参考具体电压电路结构示意图
BOOT参考电压单元可采用上述电路结构，主要包括输入端串联IN与基准电位之间的第一电阻R一、二极管D2，其中，R1和D2之间的电压NGATE为第一高边NMOS管M1和第二高边NMOS管M2.栅极驱动电压。
思瑞浦的发明将通过BOOT参考电压单元的下端连接到第二输出端SW，解决了轻载自举电容的问题CBOOT无法充电。思瑞浦是为数不多的实现通信系统模拟芯片技术突破的本土企业之一。其产品不仅满足了通信系统中一些关键芯片的严格要求，而且应用于5G在基站模拟集成产品中。
思瑞浦作为国内领先的模拟信号链和电源管理芯片供应商，实现了进口替代