从开关节点到输入引线的少量寄生电容(100nm微法拉)将使您无法满足电磁干扰(EMI)的要求。 那么100fF电容器是什么样子的呢？ 在Digi-Key中，这种电容器不多。 即使他们这样做了，他们也对寄生虫问题提供了广泛的容忍。
不过，在您的电源中很容易可以找到自己作为一个寄生元件的100fF电容器。只有处理好它们之间才能发展获得更加符合EMI标准的电源。
图1是这样的不期望的电容的一个例子。右在图中被安装在垂直FET，通过延伸到所述图像的顶部钳位电路承载的交换节点。入从左侧的输入连接，它到达从小于1cm的漏极的连接的位置。这是失败，其中该开关FET的电压波形可被耦合到输入EMI滤波器旁路的点。
图1. 开关时间节点与输入进行连接一个临近，会降低EMI性能
注意，漏极连接和输入引线之间的输入电容器提供了一些屏蔽。所述电容器壳体连接到主接地，以提供回到共模电流主接地的通路。如图2所示，这个微小的电容导致电源电磁干扰信号超过规范。
图2。 寄生漏极电容导致EMI性能超出规范要求
这是我们一条令人关注的曲线，因为它反映企业出了以下几个方面问题：明显超出了一个规范发展要求的较低频率辐射、共模问题研究通常可以很明显的1MHz至2MHz组件，以及成本较高频率组件的衰减正弦(x)/x分布。
需要采取措施，以使辐射不会超过标准。我们使用通用的公式，降低了电容：
C = ε ˙ A/d
我们自己无法进行改变电容率(ε)，而且建筑面积(A)也已经是最小的了。
然而，我们可以改变的间距（d）。如图。 3，我们将三次延伸从所述输入部件的距离。最后，我们大量使用了地平面增加了屏蔽。
图3.该布局被修改不仅增加了间距，而且还带来了屏蔽性能
图4是修改的渲染。我们在未取得余量的点位置为约6分贝EMI规格。此外，我们也显著降低整体EMI签名。所有这些改进仅仅是因为布局的调整，电路并没有改变。如果你有一个高电压开关电路和使用屏蔽距离的，你需要非常仔细地控制。
图4. EMI屏蔽性能可以通过增加的间距来提高和
总之，来自离线开关电源开关时间节点的100fF电容会导致企业超出法律规范发展要求的EMI签名。这种电容量只需寄生元件便可轻松管理实现，例如对漏极连接方式进行网络路由，使其不断靠近用户输入引线。通常可通过改善间距或屏蔽来解决该问题。要想学生获得更多更大衰减，需要进一步增加相关滤波或减缓电路波形。