在低功耗电路设计方面，研究人员从静态功耗和动态功耗的角度出发， 在不同层次上优化功耗，提出了许多成熟的方法。层次越低，优化效果越低， 所以业内主要的工作是从高层次的进行低功耗设计。 低功耗设计方法有很多，低功耗设计贯穿于集成电路设计的不同阶段。目前，低功耗研究分为系统级、系统结构级、 寄存器传输级， 逻辑/门级和电路级五个层次。各级功耗优化效果不同，表 1.1 展示不同层次的低功耗设计方法和各层次的功耗优化效果。 
影响芯片功耗的两个重要因素是芯片的工作时钟频率和工作电压。因此，系统级最有效的低功耗设计方法是电源管理。通过控制芯片的电源和时钟，电源管理可以有效地降低系统的工作功耗。在 CPU 在低功耗设计方面，行业主要采用的电源管理方案是功耗管理技术（PM）、 动态电压频率调节技术（DFVS） 和自适应电压调节技术（AVS）。
- 动态功耗 动态功耗包括两部分： 由于信号变化正确 MOS 管道寄生电容充放电造成的损失， 电流损失[26]是由失[26]。开关功耗示意图如图所示 2.1 所示， 反相器输出端在寄生电容充电过程中由 0 到 1(低电平到高电平)变化，反相器输出端由寄生电容器放电 1 到 0(从高电平到低电平)变化。 开关功耗由图片决定 1.1 开关电流中所示Isw它是由反相器输出引起的。 0 到 1 以变化过程为例，能量消耗为：
因此，对于电路的每一个开关变化，无论是从高电平变为低电平还是从低电平变为高电平，由于开关电流的消耗，电路都会固定C V L DD 2 能量。在芯片中，电路的开关活动并不总是进行，所以考虑到电路的开关活动，电路的开关功耗是公式的 2-5[27]： 式中， 阿尔法是电路开关活动因素，表示电路中信号跳转的概率， f 电路工作时钟频率[28]。
短路功耗是动态功耗的另一部分[29]。CMOS 电路晶体管是互补的，所以 PMOS 和 NMOS 相反的状态。在理想的信号切换过程中，信号转换时间为0 PMOS 和 NMOS 不同时导通。但在实际情况下，高低电平之间的转换过程需要一定的时间才能完成，由于输入信号电平在此信号切换时间内变化为中间值， PMOS 管和 NMOS 管会出现同时导通的情况，产生一个瞬时的导通电流，这个电流被称为短路电流。 如图 2 短路电流为 Ishort ，该电流产生短路功耗，表达式如下： 动态功耗是 CMOS 电路开关活动产生，相对地， CMOS 当电路不翻转时，也有功耗， 被称为静态功耗。 由于设备结构和制造工艺的影响， CMOS 电路中在上电后就会产生漏电流，漏电流的存在导致了静态功耗的产生。漏电流的原因比较复杂， 一般与设备的工艺参数有关。静态功耗见表达式 2-8： 其中Is为漏电流， 漏电流是 CMOS 电路未工作时的电流， VDD 供电电压[30]。CMOS 电路中的漏电流主要包括亚阈值漏电流、反偏差 PN 结电流、多晶硅栅极漏电流、栅极漏电流等[31]。 各种漏电流如图所示 2.3 所示（以 NMOS 管为例）： a) 亚阈值漏电流 理想情况下， MOS 管是开关，对 MOS 当管道施加的格栅压力未达到设备阈值电压时，视为开关关闭，只要开关关闭，电路中就不会有电流。但遗憾的是，在实际情况下，由于亚阈值效应的存在，即使栅源电压未达到设备阈值电压，形成通路。 由于亚阈值效应产生的微弱电流是亚阈值泄漏电流，该电流的大小可以用以下公式计算[32]： a） 栅漏电流 为了 MOS 对设备小型化的需求和增强 MOS 装置的栅控能力，装置的栅氧化层会尽可能减薄。较薄的格栅氧化层使氧化层中的电场非常大。高场强度和薄氧化层厚度会导致格栅极的隧道穿透效应和格栅泄漏电流。格栅泄漏电流将从格栅极流向沟道或从沟道流向格栅极[34]。 一般而言， 工艺节点越小，栅氧化层厚度越薄， 格栅漏电流越大。在纳米工艺节点下， 高K介质的栅氧化层[35]是抑制栅漏电流的常用方法。 b) 格栅导致漏极漏电流 网格泄漏电流是晶体管关闭状态下的电流。 当一个场效应管器件的栅极关闭但是漏极接高电压时，漏栅电压过大会导致漏极扩散层与栅极重叠的部分靠近界面处的能带发生弯曲，表面形成反型层， 这时，由于耗尽层很薄， 带带带电子和价带空穴的带带带隧穿效应(Band-to-Band Tunneling, BTBT)， 电流[36]产生电流[36]。 c) 反偏结漏电流 MOS 管道的源漏和衬底之间会形成反向偏置 PN 结，由于载流子的扩散效应或隧道效应，反偏 PN 结会产生漏电流[37]。
：
- 动态功耗优化 从动态功耗的表达式(2-7)可以直观地看到开关的活动性 负载电容、 电源电压和时钟工作频率是动态功耗的决定因素。因此，需要从这些方面来优化动态功耗。最有效的措施是减少电路负载电容 降低工作电源电压和工作时钟频率，降低电路翻转频率[38]。 在设计中，通过调整总线编码技术， 使用门控制时钟和操作数量隔离可以减少一些信号的开关活动。电路的等效电容与晶体管的尺寸密切相关。在过程中，可以使用较小的晶体管来降低负载电容的尺寸。减少物理设计中的连接长度也可以减少电路的负载电容。 从动态功耗表达式(2-7)可以看出，功耗与时钟频率成正比，与电源电压二次方成正比。因此，在不改变电路的情况下，降低电源电压和时钟工作频率可以大大降低动态功耗。 由于电源电压的降低会导致电路时序变差， 因此，电源电压的调整需要综合考虑电路的功耗和性能，在合理范围内降低电源电压。一般来说，供电电压不能小于阈值电压的两倍。
- 静态功耗优化 静态功耗与动态功耗有本质区别，因此优化静态功耗的方法与动态功耗不同。静态功耗是漏电流产生的功耗，主要取决于工艺各方面的参数。考虑到电路内工作温度难以控制，静态功耗优化主要从控制晶体管的阈值电压和电源供应入手。在选择逻辑综合单元库时， 不同阈值的晶体管有自己的特点，高阈值晶体管的时差漏电流小，低阈值晶体管的时间顺序漏电流大。若需要控制功耗， 高阈值晶体管的选择可以有效地降低泄漏电流，如果需要实现高性能，则可以减少电路延迟。当系统中的模块长时间处于空闲状态时，可以切断其电源 给，降低该模块的静态功耗。
在低功耗设计中，优化水平越高，优化范围越大。系统级的设计方法处于设计流程的金字塔顶端，在这一层次上动态功耗和静态功耗均可以得到有效的优化。 在芯片设计过程中，电路设计师优先采用门控电源技术和动态电压频率调节技术（DFVS）、门控时钟技术和功耗管理技术（PM） 等各种低功耗技术。 接下来，我们将详细分析这些典型的低功耗技术。
从前一节对功耗原理的分析可以看出，芯片的动态功耗与信号的转速成正相关。时钟网络是整个芯片中最密集的信号，因为电路中的每个寄存器都需要时钟信号的驱动。 时钟信号的翻转频率很高，每个周期都会翻转一次， 因此，芯片的时钟网络会产生大量的动态功耗。系统在工作过程中， 即使有些单元处于空闲状态，时钟信号也会不断跳转。 虽然输入信号没有改变，时钟跳转不会改变这些空闲单元的输出，但时钟信号不断充放触发器，内部逻辑门仍会产生动态功耗。门控时钟技术是为时钟信号引入一个开关，在某部分电路闲置时关闭时钟，以节省动态功耗[39]。经过多年的发展，门控时钟技术已经成熟，作为最有效的低功耗方法，广泛应用于芯片设计中。根据实际应用中控制的寄存器数量，门控时钟是一个 一般分为寄存器传输级（RTL）模块级时钟门控制， 分别如图 2.4 和图 2.5 所示：当寄存器的输出状态没有改变时，不提供时钟。该级别的门控制单元由自动化工具插入，无需更改设计。模块级门控制时钟由设计师独立插入。当电路中的某个模块或某些功能模块有空时，您可以选择切断这些模块，以节省动态功耗。一般来说，门控单元离时钟源越近，关闭产生的功耗优化效果越明显。
切断时钟供应，减少逻辑电路内的无效反转，优化芯片的动态功耗。门控电源技术在思想上与门控时钟是一致，电路工作过程中， 有些模块并不总是处于工作状态， 切断空闲上电区的供电， 可降低电路静态功耗，达到优化静态功耗的目的。进入工艺节点 65nm 未来，电路静态功耗增长率明显，许多电路静态功耗已达到 mW 对于那些依靠电池供电的设备来说，这个数量级的静态功耗是不可接受的， 因此，采用门控电源技术的设计越来越多。 门控电源技术可以大大优化静态功耗，但门控电源技术的实现更加复杂，门控电源在实现过程中需要考虑很多问题。一是划分控制的电源区域，不同的电源区域可以独立控制供电状态。这样，在关闭某些模块的电源时，其他电源区域的电源状态就不会受到影响。其次，为了避免上下电操作错误对系统运行的不可弥补的影响，电源区域的上下电过程需要遵循严格的顺序。在此过程中，需要控制器来控制上下电过程。然后，门控电源技术将涉及插入低功耗特殊单元。例如，当某个模块有空时，通过门控电源开关关闭该区域的电源， 由于电源驱动输出的丧失，电源驱动输出示未知状态。如果这个不定态输出传递到了上电区域，会对上电的区域产生未知的影响，甚至可能导致严重的逻辑错误。因此，需要在掉电区域的输出信号端口插入隔离特殊单元，使断电后的输出钳制为一个明确的无效值。在部分系统中，模块需要在掉电后仍然保持数据，以便在重新上电以后能够恢复之前的运行状态，此时需要插入保持寄存器特殊单元来保存模块断电前的运行状态。最后，电源门控在后端实现时，需要考虑不同区域上电或者掉电过程的电压降造成的影响，较大的电压降会破坏芯片的功能和结构。
功耗管理是一种系统层级的低功耗设计方法，功耗管理的核心思想是避免功耗浪费，功耗管理通过对电路进行设计和划分，将芯片正常工作过程分为多个模式，在系统满足要求情况下，有选择的关闭那些暂时闲置的功能单元，让系统处于最小的负载状态。功耗管理通过门控时钟，门控电源等低功耗设计方法，调节系统性能和功耗之间的平衡。 功耗管理的方式一般分为两种，一种是动态的功耗管理方式，另一种是静态的功耗管理方式。动态功耗管理在系统运行时，通过调度系统使系统中非活跃的模块关闭或者减小它的性能等级来避免功耗浪费。静态功耗管理主要是对待机模式的系统进行管理，如果系统长时间工作在非活跃状态，那么可以认为系统在相当一段时间内没有任务执行。此时，可以通过关闭系统时钟或者电源的方式让芯片进入挂起状态，进入挂起状态后会很大程度的降低系统的动态和静态功耗。 功耗管理这种设计方法基于这样一个现实，那就是对一个系统而言，所有的模块并不是时刻都在被调用，系统的中一些单元在大部分运行时间内是不被需要的。系统管理的作用就是在满足系统功能需求的条件下，尽可能的使系统处于低功耗水平运行。 功耗管理涉及到多种工作模式的切换与唤醒，由于功耗模式的转换过程需要消耗额外的能量，功耗管理的本质也就变成了一个关于功耗约束的问题。例如系统进入低功耗模式时长过短就被唤醒，造成的结果可能是切换过程消耗的额外功耗会比进入低功耗模式节省的功耗更多，因此，合理的切换策略显得尤为重要。
动态电压频率调整技术是较为主流的能够提高系统能效比的低功耗技术。其核心思想是，在系统处于低负载状态下降低电路的时钟频率和供电电压，通过适当的牺牲性能大幅降低功耗。动态调整电压频率的基本流程如图 2.6 所示，系统的负载采样模块完成对负载信号的检测，通过监测结果判断目前的系统处于何种工作状态， 性能预测模块根据已有的监测结果，结合相关的预测算方法预测下一个阶段系统需要的性能。之后，性能等级请求被送到电压管理模块和时钟管理模块，性能请求会转换频率和电压。 在调整过程中有一个重要的问题需要注意，电路的供电电压和频率不是独立的工作条件，供电电压的变化会影响电路时序，降低供电电压会导致电路延时变大。 因此，电压和频率调整有明确的顺序。 当性能请求为降低性能时， 应该先降低电路的工作时钟频率，而后降低电路的供电电压。 当性能请求为提高性能时， 先提高电路的供电电压，再提高工作时钟频率。